6存储器28965.pptVIP

3．级相联映像方式 级相联映像方式是全相联映像方式与直接映像方式的折衷方案。 它将高速缓存分成若干个组，每组包含若干个页面，组内采用直接映像，而组与组之间采用全相联映像，从而允许不同段中相同页号的内容能存放在Cache内不同的组中。 6.5.3 替换算法 1 先进先出算法FIFO（First In First Out） FIFO算法按调入Cache的先后决定淘汰的顺序。 在需要替换时，将最先调入Cache的页面内容予以淘汰。 优点：容易实现，系统开销少，只需利用主存中页面调度的历史信息。 缺点：该算法不一定合理，最先调入的主存页面，很可能也是经常使用的页面，如一个包含程序循环的页面。 2 近期最少使用算法LRU（Least Recently Used） LRU算法按Cache中各页面使用的频繁程度决定淘汰的顺序。 当需要替换时，将在最近一段时间内使用最少的页面内容予以淘汰。 优点：充分利用了页面调度的历史信息，正确反映了程序的局部性。到目前为止最少使用的页面，很可能也是将来最少访问的页面。 缺点：该算法实现复杂。为了记录Cache每组内各页的使用情况，对各组的各页要设置一个调用情况记录表，称为LRU目录。 6.5.4 CACHE的读写过程 1．读操作 访存时，将主存地址送往主存，启动读主存，同时将主存地址送Cache，按所用的映像方式从中提取Cache地址，如页号和页内地址。 从Cache页中读取内容，并将相应的Cache页号与主存地址中的主存页号进行比较；相同，访问Cache命中，将读出数据送往CPU，不等主存读操作结束，就可继续下一次访存操作。页号不符合，或是按映像方式搜索完毕仍未找到相符的Cache页号，表明本次访问Cache失败；则从主存中读取，供CPU使用，并考虑是否需要更新Cache某页的内容。 2．写操作 （1）标志交换法，或称写回法。 先暂时只写入Cache有关单元，并用标志予以注明，直到该页内容需从Cache中替换出来时，才一次写入主存。 （2）写直达法（Write-through） 即每次写入Cache时也同时写入主存，主存与Cache始终保持一致性。 6.6 虚拟存储器 6.6.1 页式虚拟存储器 6.6.2 段式虚拟存储器 5.6.3 段页式虚拟存储器 6.6.1 页式虚拟存储器 将虚拟空间与主存空间都划分为若干大小相同的页，虚存的页称为虚页，主存的页称为实页。 用户编程时也将程序的逻辑空间分为若干（虚）页。相应的虚地址可分为两部分：高位段是虚页号，低位段是页内地址。 实页号 页内地址 虚页号 页内地址 页表起始地址 页表基址寄存器 页表地址 虚地址 实地址 页表 图6-16 页式虚拟存储器地址转换 6.6.2 段式虚拟存储器 将用户程序按其逻辑结构（如模块划分）分为若干段，各段大小可变。 相应的段式虚拟存储器也随程序的需要动态地分段，并将各段的起始地址与段的长度写入段表之中。 编程使用的虚地址就包含两部分：高位是段号，低位是段内地址。 主存地址 段号 段内地址 段表起始地址 段表基址寄存器 段表地址 虚地址 实地址 段表 图6-17 段式虚拟存储器地址转换 6.6.3 段页式虚拟存储器 段页式虚拟存储管理方式采用了用分段来组织其逻辑地址空间，用分页来管理物理存储空间结构的综合的存储管理策略。 这种虚拟存储器方式是把主存空间按页划分，程序按其逻辑结构分段，每段再分为若干大小与实页相同的页。 相应地建立段表与页表，分级查表实现虚实地址的转换。以页为单位调进或调出主存，按段共享与保护程序及数据。 图6-18 段页式虚拟存储器地址转换 实地址 实页号 页内地址 段表起始地址a 段表起始地址n 段表基址寄存器组 段表n 虚地址 基号 段号 段内页号 页内地址 页表m （2）工作方式 表6-4 Intel 2716芯片工作方式的选择 高阻 ＋5V ＋25V 高 低 编程禁止 数据输出 ＋5V ＋25V 低 低 编程核实 数据输入 ＋5V ＋25V 高 由低到高脉冲 编程 高阻 ＋5V ＋5V 无关 高 功率下降 高阻 ＋5V ＋5V 高 无关 输出禁止 数据输出 ＋5V ＋5V 低 低 读 D0~D7 VCC VPP （PD/PGM） 信号线 工作方式 OE 6.3.2 E2PROM 芯片特性 工作方式 E2PROM的典型芯片有2K×8的Intel 2816/2817、2816A/2817A和8K×8的2864A。2816A/2817A 1．芯片特性（8K×8的2864A ） 1 28 2