基于锁相环的可编程信号发生器文献综述.docVIP

文献综述 课题名称：基于锁相环的可编程信号发生器 课题性质：实际 学院(系)：里仁学院 专 业：电子信息工程 年　　级：2004级 学生姓名：蒋超 指导教师：王成儒 2008年3月21日 一、课题国内外现状 信号发生器的核心技术是频率合成技术。高性能频率合成器是现代先进电子设备关键部件之一，它对系统性能有着重要影响。随着通信、雷达、测量仪器等技术的发展，人们对频率源的频率稳定度、频谱纯度、工作频率的范围、波道数等技术指标的要求越来越高，迫切希望用一块晶振来稳定大量的上作频率，并将上作频率扩展到微波频段，这就促成了锁相式频率合成器的产生和发展。 例如在通信、广播、电视系统中，都需要射频发射，所以就需要能够产生高频的信号源。射频信号源是通信系统中的重要组成部件，其性能好坏，直接影响设备的性能，尤其是影响接收机的灵敏度和选择性。通信系统的不断发展对信号源的频率稳定度和准确度以及频谱纯度提出了越来越高的要求。因此近年来迅速发展的锁相环频率合成技术，以其自身性能优势，逐渐成为射频信号源的主要设计方案。所以对此题目的研究对我们电子和通信专业的学生来说是很有意义的。 近年来，随着GSM,GPRS,3G,BlueTooth乃至己经提出标准的4G等移动通信以及LMDS、无线本地环路等无线接入的发展，同时加上合成孔径雷达、多普勒脉冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步，世界各国都非常重视频率合成器的发展。所有的这些社会需求以及微电子技术、计算机技术、信号处理技术等本身的不断进步都刺激了频率合成技术的发展。 二、研究主要成果 在第一代频率合成技术中，如何抑制谐波及组合频率是设计直接频率合成器首要关注但也是很难解决的问题。故在其之后又出现了间接频率合成，这便是利用锁相环(PLL, Phase Locked Loop)构成的频率合成器。它被称为第二代频率合成技术。早期的PLL频率合成器使用模拟锁相环，后来又出现了全数字锁相环和数模混合的锁相环。数字鉴相器、分频器加模拟环路滤波、压控振荡器的混合锁相环是目前最为普遍的PLL频率合成组成方式。通过对PLL中的VCO输出进行可编程的数字分频后再进行鉴相，很容易实现多频点的输出。与直接频率合成不同的是，锁相频率合成的系统分析重点放在PLL的跟踪、噪声、捕捉性能和稳定性的研究上，而不是放在组合频率的抑制上。随着数字信号理论、计算机技术、DSP技术及微电子技术的发展，在频率合成领域诞生了一种革命性的技术，这便是二十世纪七十年代出现的直接数字频率合成技术(DDS, Direct Digital Synthesis)1971年，J.Tierney和C.M.Rader等人在《数字频率合成器》一文中首次提出了一种新型的频率合成技术一直接数字频率合成(DDS)的概念。从而揭开了频率合成技术发展的新篇章，这标志着频率合成技术迈进了第三代。DDS技术是利用数字方式累加相位，再以相位和来查询正弦函数表得到正弦波的离散数字序列，最后经D/A变换形成模拟正弦波的频率合成方法。 三、发展趋势 现在的频综发展趋势是将DS,PLL,DDS,DRO混频、倍频等技术合理组合使用，这样将使得频率合成器的相位噪声，杂散指标、跳频时间和输出频率范围等技术指标大大提高。如锁相环介质压控振荡器(PLL-DRVCO)，可使相位噪声在很宽的频率范围内保持很低。此外采用多环以及混频PLL也是减小相位噪声与杂散信号的常用方法。综上 ， 频 率合成技术经历了几十年的发展至今，第一代频率合成技术由于硬件繁琐、体积大、成本高已经逐步退出舞台，目前锁相环的生力军一数字锁相环和全数字的直接数字频率合成技术因各自对方不可替代的优点，成为电子工程师设计频率合成器的首要选择。 四、存在问题 PLL频率合成技术的优点是具有极宽的频率范围，良好的寄生抑制性能，输出频谱纯度很高，而且输出频率易于程控。PLL频率合成的主要缺点是频率转换时间较长，从而实现快速跳频很困难;此外，如果PLL的输出要想实现细步长则将会恶化输出频谱的相位噪声，故PLL实现高分辨率比较困难。DDS也有其固有的不足之处:输出带宽小和杂散指标不高。输出带宽主要受DDS工作时钟频率的限制，目前市场上价格不太高的，如AD9854，时钟频率为300MHz，输出带宽为DC-120MHz，这就在应用上受到了很大的限制。采用GaAs技术生产出来的DDS芯片其输出频率可达300-400MHz，甚至国外己有上GHz的DDS芯片报道，但它们的价格都过于昂贵，难以大量应用。随着GaAs器件的发展，输出带宽的限制正在逐步被克服。而杂散是DDS本身所固有的，且随着输出带宽的扩展，杂散将越来越明显地成为限制DDS技术发展的重要因素。利用GaAs技术的高速DDS芯片只能达