用VHDL实现快速傅里叶变换及其逆变换的研究.pdfVIP

用VHDL实现快速傅里叶变换及其逆变换的研究 邓勤学1，陈绥阳2，位永辉3 (1．2．3．西安思源学院电子信息工程学院，陕西西安；710038 2．西安交通大学理学院，陕西西安，710032) 摘要在对FFT算法进行研究的基础上，介绍一种以FPGA芯片作为设计载体，实现一种按时间抽取的 基2／4FFT_IFFT处理器的方法。用VHDL语言完成系统设计描述，经过逻辑综合、时序仿真和硬件测试。 测试结果表明该结构的精度和速度均能充分满足实际需求。 关键词快速傅里叶变换及其逆变换(FFT／IFFT)，FPGA，基2／4算法，VI-IDL 1 tl-I 1引言 H叻=IDFI[X(‘)】2亩善工(七)H矿 (2) 1¨ ‘ 在信号分析和信号处理领域中，离散傅里叶变 换(DFT)及其逆变换(IDFT)是时域和频域转换 的基本运算，是数字谱分析的必要前提。而快速傅 其中，既印称为旋转因子，且有 里叶变换及其逆变换(FFT／IFFT)是离散傅里叶变 换的快速算法，采用FFT／IFFT可以大大减少变换 的运算次数。因而FFT被广泛应用于语音识别、雷 暇护=e—J秘 达技术、声纳信号分析、图像处理、数字通信、生 物医学、航空航天、故障检测、匹配滤波等诸多领 这说明傅里叶逆变换可以由傅里叶变换求出。 域中。 因此，DFT和IDFT处理器可以用统一的硬件结构 目前，实现FFT／IFFT的方法主要有三种：一来实现。 种是使用单片机或DSP处理器，通过编程的方式 FFT是DFT的快速算法，它的实质是将长序列 来实现；另一种是采用专用ASIC芯片来完成；还的DFT分解为短序列的DFT，并利用旋转因子的 有一种就是采用现场可编程门阵列(FPGA)来实对称性、周期性和可约性来减少DFT的运算次数。 现。第一种方法虽然灵活性较大，但受DSP芯片本 算法形式有很多种，但基本上可以分为两大类，时 身性能及程序指令顺序执行的限制，难以实现高 速、大规模运算。第二种方法采用各类专用ASICFFT(DIF．FFT)。时域抽取法是将输入数据在时域上 芯片虽然可以解决并行性和速度方面的问题，但其 按一定的倒序规则打乱，经过变换后，输出的FFT 开发费用高、设计周期长、且纯硬件结构不够灵活。 频域信号是顺序排列的。而频域抽取法是把输入数 而FPGA芯片具备在线可编程能力，具有硬件结构据在时域上按顺序输入，经过变换后，输出的FFT 可重构的特点，正适合子用来实现算法固定、运算 频域信号按照倒序列规则输出。虽然DIT与DIF有 量大的FFT／IFFT算法。因此用FPGA来实现FFT差别，但它们在本质上都是一种基于标号分解的算 已成为目前应用的主流。 法，故在运算量和算法复杂度等方面是一样的，所 以可以根据需要任取其中一种。另外，根据运算基 2FFT／IFFT算法基本原理 的不同，算法又可以分为基2、基4、基8及混合 基算法等。本文采用按时间抽取的基2+基4的混合 一般情况下，长度为Ⅳ的有限长序列砌)的离 基算法来实现FFT／IFFT处理器。 散傅里叶变换…为： ．^，一l 为整数)，在时域上按的奇偶把砌)分解为两个 o≤后≤N-1(1) x(七)=DFT[x(n)]=∑z(门)r，ⅣWnk N／2点的子序列工，(，．汗Ⅱ勋(厂)，则其DFT为： 月=0 相应的傅里叶逆变换为： 基