高速串行差分信号的PCB设计与仿真.pdfVIP

uu0 U．1 ～ r J ChinaNewTechnologiesandPrn1a 信 息技 术一 u 局速串行差分信号的PCB设计与仿真 邹丽丽 章世华 董湘麟 (苏州市中科集成电路设计中心，江苏 苏州 215021) 摘 要：随着电子设计技术的不断进步，要求更高速率信号的互连。在传统并行同步数字信号的数位和速率将要达到极限的情况下，开始转向 从高速串行信号寻找出路。HyperTansport(byAMD)，Infiniband(byInte1)，PCI-Express(byInte1)等第三代 I／0总线标准(3GI／O)；g约而同地将 低压差分信号(LVDS)作为下一代高速信号电平标准。本文将从LVDS信号仿真、设计，等多方面探讨合适的LVDS信号的实现 关键词：LVDS；PCB设计；仿真；信号完整性 1前言 信号分别放在不同的层。例如，在四层板中，通 随着近几年对速率的要求快速提高，新的 常可以按以下进行布层：LVDS信号层、地层 、电 总线协议不断的提出更高的速率。传统的总线 源层、其它信号层。 协议已经不能够满足要求了。串行总线由于更 LVDS信号阻抗计算与控制。LVDS信号的 好的抗干扰性 ，和更少的信号线 ，更高的速率获 电压摆幅只有350mV，适于电流驱动的差分信号 得了众多设计者的青睐。而串行总线又尤以差 方式工作。为了确保信号在传输线当中传播时 分信号的方式为最多。而在我们的项 目中的 不受反射信号的影响，LVDS信号要求传输线阻 PCI—Express串行信号线正采用了LVDS技术。 抗受控 ，通常差分阻抗为 100+／一10Q。阻抗控制 所以以下的叙述中都以串行信号中LVDS信号 的好坏直接影响信号完整性及延迟。如何对其 为代表讲述。 进行阻抗控制呢? 图 1 差分对线 2串行LVDS信号的PCB设计 确定走线模式 、参数及阻抗计算 。LVDS分 实际的情况进行调整。电阻的精确度最好是 l％ - 2．1差分信号的概念和优点 外层微带线差分模式和内层带状线差分模式。 2％。因为根据经验，10％的阻抗不匹配就会产 差分信号(DifferentialSigna1)在高速电路设 阻抗可以通过合理设置参数，利用相关软件计 生 5％的反射。 计中的应用越来越广泛，电路中最关键的信号 算得出。通过计算，阻抗值与绝缘层厚度成正 3 串行LVDS信号的仿真分析 往往都要采用差分结构设计。何为差分信号?通 比，与介电常数、导线的厚度及宽度成反比。 以上分析了LVDS信号设计时必须注意的 俗地说，就是驱动端发送两个等值、反相的信 走平行等距线及紧耦合原则。确定走线线 事项，虽然在PCB设计的时候一般都会遵守以 号，接收端通过 比较这两个电压的差值来判断 宽及间距后，在走线时严格按照计算出的线宽 上的规则进行，但是为了能够提高设计的正确 逻辑状态…0’还是…1’，而承载差分信号的那一 和间距 ，两线的间距要一直保持不变，也就是耍 性和准确行必须对PCB进行信号完整行仿真， 对走线就称为差分走线。差分信号与普通的单 保持平行(可以放图)。同时在计算线宽和间距 通过仿真得到信号的串扰、延时、反射和眼图波 端信号走线相比，最明显的优势体现在以下三 时最好遵守紧耦合的原则，也就是差分对线间 形，从而达到设计即正确的目标。 个方面：