EDA技术入门与提高 第二版 教学课件 作者 王行 全书 第5章.pptVIP

第5章　文本输入设计方法 5.1 文本输入界面　　新建一个文本文件，即可开启如图5.1所示的文本编辑界面，在该界面中可以输入、编辑、查看各种文本文件，包括使用VHDL描述的电路设计文件“*.vhd”、使用Verilog HDL描述的设计文件“*.v”、使用AHDL描述的电路设计文件“*.tdf”以及其他的ASCII码文本文件。　　文本编辑界面对于HDL输入文件提供了语法辅助功能。在文本编辑界面中能使用不同的颜色显示HDL的关键字，同时还对进行自动缩排输入的HDL文本提供了HDL模板“Template”，方便HDL的输入和编辑。 图5.1 文本编辑界面 5.2 用VHDL实现8位加法器设计　　本节将以一个简单的8位加法器的设计实例来介绍通过文本输入方式使用VHDL进行设计的步骤。由于本章的主要目的是介绍Quartus?Ⅱ 7.2中的文本输入设计方法，因此并没有涉及VHDL的细节，有关VHDL的详细内容将在第6章介绍。　　(1) 打开Quartus?Ⅱ 7.2?，选择主菜单的“File”→“New Project Wizard”命令，打开“New Project Wizard”对话框。　　(2) 在“New Project Wizard”对话框中设置项目名称为“unsigned_adder”，然后单击“Finish”按钮，新建一个名称为“adder”的项目。　　(3) 单击新建文件工具按钮　　，打开如图5.2所示的“New”对话框。 图5.2 “New”对话框 　　(4) 在“New”对话框中的“Device Design Files”选项卡内选择“VHDL File”选项，单击“OK”按钮，新建一个默认名称为“VHDL1.vhd”的VHDL文件。　　(5) 单击工具栏中的保存按钮　　，打开如图5.3所示的“另存为”对话框，在“文件名编辑框内输入“adder.vhd”，单击“保存”按钮，将该文本文件保存为“unsigned_adder.vhd”文件。 图5.3 “另存为”对话框 　　(6) 单击“adder.vhd”文件窗口左侧的工具条中的插入模板工具按钮　　，或者选择“Edit”→“Insert Template”命令，打开如图5.4所示的“Insert Template”对话框。　　(7) 在“Insert Template”对话框中的“Language templates”树形列表中选择“VHDL” →“Full Designs”→“Arithmetics”→“Adders” →“Unsigned adders”项，在右侧的“Preview”窗口中将显示无符号加法器的VHDL完整设计文本。 图5.4 “Insert Template”对话框 　　(8) 单击“Insert”按钮，将如下VHDL文本插入到adder.vhd文件中。　　-- Quartus?Ⅱ VHDL Template　　-- Unsigned Adder　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.NUMERIC_STD.ALL;　　ENTITY unsigned_adder IS　　 GENERIC(　　 DATA_WIDTH : natural := 8　　 ); PORT ( a : IN UNSIGNED ((DATA_WIDTH-1) DOWNTO 0); b : IN UNSIGNED ((DATA_WIDTH-1) DOWNTO 0); result : OUT UNSIGNED ((DATA_WIDTH-1) DOWNTO 0) );END ENTITY;ARCHITECTURE rtl OF unsigned_adder ISBEGIN result = a + b;END rtl; 　　上述VHDL代码由3部分组成，分别是“LIBRARY”库文件说明部分、“ENTITY”实体说明部分和“ARCHITECTURE”结构描述部分。　　① “LIBRARY”库文件部分描述文件中引用的库文件。在上述的实例中通过“LIBRARY”关键字引用了“IEEE”库，并通过“USE”关键字使用了该库中的STD_LOGIC_1164和NUMERIC_STD标准程序包。　　② “ENTITY”实体说明部分由“ENTITY”关键字引导，结束于“END ENTITY；”语句。该部分定义设计实体与使用设计实体的环境之间的端口。 　　③ “ARCHITECTUR