EDA技术及应用 教学课件 作者 吴延海 第1 5章 第4章.pptVIP

第 4 章　描 述 语 言 4.1 VHDL标识符　　1. 短标识符　　VHDL 87版中的短标识符遵循以下命名规则：　　① 有效字符包括英文字母(a～z，A～Z)、数字(0～9)和下划线(_)；　　② 必须以英文字母打头；　　③ 下划线的前后都必须有英文字母或数字；　　④ EDA工具综合、仿真时，短标识符不区分大小写。 　　2. 扩展标识符　　VHDL 93版中的扩展标识符遵循以下命名规则:　　① 用反斜杠来界定，如?\abc\?等；　　② 允许包含图形符号、空格符、多个下划线相连，可以用数字打头，可以用保留字，如?\AB#CD\、\x*y\、\2M_N_P\、\END\?等； 　　③ 扩展标识符区分大小写，如\abc\与\ABC\不同；　　④ 同名的扩展标识符与短标识符不表示同一名称，如\adder\与adder不同。　　扩展标识符命名规则使得VHDL中的标识符的定义更加灵活。 　　　　　4.2 VHDL数据对象4.2.1 常量　　常量的语句格式为　　CONSTANT 常数名{,常数名}：数据类型:=表达式；　　例如：　　CONSTANT DELAY:REAL:=10.0；　　 CONSTANT FBUS:BIT_VECTOR:=“0101”； 　　常量的特点如下：　　① 常量一旦被赋值，在仿真和综合过程中就不能再改变；　　② 常量所赋的值应和定义的数据类型一致；　　③ 常量的作用范围取决于它被定义的位置。 4.2.2 变量　　变量的语句格式为　　 VARIABLE 变量名{,变量名}：数据类型 约束条件[:=表达式]；　　例如：　　VARIABLE counter：INTEGER RANGE 0 TO 255:=100；　　 VARIABLE a,b,c：INTEGER; 　　变量的特点如下：　　① 变量是一个局部量，只能在进程和子程序中使用；　　② 变量的赋值是一种理想化的数据传输，是立即发生的，不存在任何时延。 4.2.3 信号　　信号的语句格式为　　 SIGNAL 信号名：数据类型 约束条件[:=表达式]；　　例如：　　SIGNAL dbus: STD_LOGIC_VECTOR(15 DOWNTO 0)；　　SIGNAL sys_clk: BIT:=’0’； 　　信号的特点如下：　　① 信号是描述硬件系统的基本数据对象，类似于内部硬件连线；　　② 信号是一个全局量，可以用于进程之间的通信；　　③ 信号可以看成是实体内部的端口(但没有方向说明)；　　④ 信号作为一种数值容器，不但可以容纳当前值，也可以保持历史值(与触发器的记忆功能有很好的对应关系)。 4.2.4 三种数据对象的比较　　从硬件电路系统来看，常量相当于电路中的恒电平(VCC或GND)，变量和信号相当于组合电路系统中门与门间的连线及其连线上的信号值。　　 　　变量与信号之间，从综合以后对应的硬件结构看，在许多情况下并没有多少区别，它们都具有能够接受赋值这一重要共性(而VHDL综合器不理会延时)。变量与信号之间的主要区别(从VHDL语句功能和行为仿真上看)包括：信号可以设置延时量，而变量则不能；信号可以作为模块间的信息载体，而变量只能作为局部的信息载体。 　　　　　4.3 VHDL数据类型　　VHDL语言的数据类型一般可分为标准的数据类型和用户定义的数据类型。4.3.1 标准的数据类型　　VHDL定义了10种标准的数据类型，如表4-1所示。 　　1. 整数(Interger)　　VHDL语言中的整数与数学中的整数的定义相同，其表示范围为－(231 － 1)～+(231 － 1)，即－ 2 147 483 647～2 147 483 647。例如：+473， － 86。　　在电子系统的开发过程中，整数也可以作为对信号总线状态的一种抽象手段，用来准确地表示总线的某一种状态。 　　2. 实数(Real)　　实数的定义范围为?－1.0E38～+1.0E38，实数有正负号，书写时一定要有小数点。例如：+3.1415， － 1.0， － 1.0E38。在电子系统的开发过程中，实数主要用于硬件方案的研究和实验。 　　3. 位(Bit)　　位用来表示一个信号的状态，它有两种取值‘0’和‘1’。例如：BIT (‘1’)。　　在数字系统中，位数据可以用来描述总线的值。　　4. 位矢量(Bit_Vector)　　位矢量是用双引号括起来的一组位数据，每位有两种取值‘0’和‘1’。在其前面可加数值标记，如：X(十六进制)、O(八进制)、B(二进制)等。例如：“11001