高速VITERBI译码器的研究与设计.pdfVIP

高速VITERBI 译码器的研究与设计 李选中，李庆，何文浩 武汉理工大学信息工程学院，湖北武汉（430070 ） 摘 要：设计了一个高速(2,1,6)Viterbi 译码器，通过采用并行基-4 结构和比特级进位保存算 法（Carry-Save Arithmetic ），改进了Viterbi 算法中加-比-选单元(Add-Compare-Select Unit)的 结构，消除传统行波进位加法(Ripple-Carry Adder)结构中的进位链，缩减了Viterbi 译码器的 关键路径，极大的降低了译码时延，从而提高译码速度，译码速度可达到200Mb/s ，可用在 高速数字通信的不同应用场合中。 关键词：Viterbi 译码器；进位保存算法；加-比-选；高速 中图法分类号：TP302.2 0. 引言 [1] Viterbi 译码算法 是对卷积码在加性高斯白噪声信道下的最佳概率译码算法，在实现 上，通过在编码器网格图上寻找最终幸存路径可以得到译码的输出。在码的约束度较小时， 它比序列译码算法效率更高，速度更快，译码器结构也相对简单，使得 Viterbi 译码器广泛 应用于前向纠错系统中，如 W-CDMA ，IEEE802.11，卫星通信，系统数字电视，高速硬盘 等不同应用领域。在 Viterbi 译码器中分支度量单元和幸存路径单元是前馈路径，可以容易 通过并行和流水结构实现高速设计，而加- 比-选单元(ACSU)在迭代计算过程中包含反馈环， 极大地限制了译码速度。在高速Viterbi 译码算法的研究中，文献[2]提出了并行Viterbi 算法， 文献[3]提出了前馈(look-ahead)技术，在很大程度上提高了译码速度。本文的设计结合了上述 两种算法，并改进ACSU 的结构，达到设计性能的同时，获得很高的译码速度。 1. Viterbi 译码器的结构 传统的Viterbi 译码器设计由3 部分组成，即分支度量计算单元(Branch Metric Unit)、路 径度量加- 比-选单元 (Add-Compare-Select Unit) 和幸存路径单元(Survivor Path Memory Unit) 。如图1 所示： 图1 Viterbi 译码器结构 分支度量计算单元(BMU) 比较输入信号和由网格上得到的期望值。并计算出其汉明距离 作为分支度量，送入ACSU 进行路径度量的计算。 路径度量加- 比-选单元(ACSU)接收来自分支度量计算单元生成的分支度量值，并加上相 应的路径度量值。 并对进入同一状态的这些结果再进行比较，选择其中一条最优的路径， 并存储作为幸存路径度量值，作为下一级计算的路径度量。 幸存路径单元(SUM)保留了2k-1 条幸存路径，即各级之间网格互连的信息，幸存路径的 长度受到回溯深度的限制。译码处理实际是一个回溯的过程，它通过历史路径回溯得到判决 输出。可以看到，在经过了一定的深度回溯以后，回溯路径将集中到一条历史路径上，也即 - 1 - 是得到一个固定的输出数据序列，这就是译码得到的数据流。 2. 加- 比-选单元（ACSU ）的设计 2.1 基-4 结构和ACSU Viterbi 译码算法可以用网格图来表示，图 2(a)是一个4 状态的基-2 网格图。采用前馈 (look-ahead)技术，把两个分支度量网格步组合并成一个分支度量网格步构成基-4 结构，如 图2(b)所示，它使得合并后的分支度量能够在ACS 迭代过程外计算，减少了ACSU 的迭代 计算次数，能够显著地提高减少译码延迟。基-4 通过合并基-2 两步分支度量，使得迭代次 数减少一倍。表 1[4]列出了不同前馈步的译码器加速比、复杂度和效率。从表中可以看出使 用基-4 结构能够获得较好的性能。 图2 （a