利用Handel-C和VHDL语言设计FPGA应用.pdfVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
优秀毕业论文,完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考!!!

郭晏强1熊莉英2,3 ’中国工程物理研究院电子工程研究所,四川绵阳621900;2西南科技大学信控学院,四川绵阳621002: ’电子科技大学微固学院,成都610054 19uoyanq@yahoo.COIILCn,2xxliying@163.net 言设计FPGA应用的方法和流程,并给出一个设计实例。 关键词:Handel-C、VHDL、FPGA应用 引言 嵌入式控制系统的常用模式是:通用cPU+外围电路+软件。该种模式的嵌入式控制器由于通常需 要多芯片组成,因而不利于小型化;由于软件运行需要RAM,ROM等存储器,在恶例电磁环境下的抗 干扰能力难以提高。此外,由于CPU等器件大多由他国生产,对于特殊用途受到诸如可持续货源和独 立知识产权等问题的困扰。因此提出“通用系统专用化”、“软件硬化”的解决方案。本文主要探讨这一 解决方案实施中采用Handel-C和VHDL语言的技术问题。 1 FPGA硬件开发语言Handel-C FPGA开发语言Handel-C起源于]SO/ANSIC.它为了支持硬件而加入了一些附带的特征,包括可 预知的定时和确定的并行功能。通过平衡传统的软件编译技术和逻辑优化技术,Handel栈的编译器能把 是否并行的,并把它直接映射到硬件上从丽加速算法的开发。这种技术在一些领域特别是通信系统的开 发中是非常有用的,因为在这些领域复杂的软件算法如加解密、压缩算法等速度越快越好,并且大多数 算法都是c语言描述的,很容易使用Handel-C工具移植到硬件上,从丽缩短开发时间。 行处理的额外声明和在并行程序间通讯的结构。它还提高了灵活的数据通道宽度,通用的内存体系结构 和外部硬件接口。 基于c语言的设计方法在算法级别上已经支持高生产率、系统级设计的需求。这些设计方法分为两 部分:动作方法学和RTL方法学。动作方法学给用户很少的控制权,这种方法产生的代码太长且运行 个抽象层,可以产生比前两种方法更有效的代码。Handel-C整合了顺序执行和并行执行的特点,它通过 简单的par声明就可以在顺序的程序中表达并行操作。 在Handel-C中用以下的程序表达并行的概念: void main(void) f par { ·1314· FrO; F20; F30: } l 程序中,pat中指定的三个函数是并行运行的。 Handel--C围绕简单的时间模式设计.这样它可以高度的兼顾系统体系结构设计师和软件工程师。 不具备的。 ISO/ANSI C的功能包括数据结构.指针操作和函数调用。这样可以确保现有的软件工程师进行简单的 学习就可以掌握它,同时能使复杂的软件系统快速的“硬化”。通过扩展的位操作和高级的数学宏(包 括浮点运算),它还能迅速的转换DSP算法到特定的硬件上。 1.1 Handel·C与VHDL的对比 表2显示了VHDL与HandelC的比较结果: 表1 多媒体网关用时域复用叠 语言 时钟频事MHz 可配置逻辑块 逻辑探度 代码行效 开发时闻天 I H.andel-C 399 694 7 1499 24 I VHDL 34.9 1032 9 1748 43 表2 DES加密块 Design Lamgnagn Clock cL8slices 鼬岫洲坤s) DES Sequential Handel-c 105 267 420 (16cyclelatency, 011c64bitblock, VHDL 101 255 404

文档评论(0)

sjatkmvor + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档