高性能可编程互连资源设计研究.pdfVIP

第5期 电 子 学 报 vd．39No．5 加11年5月 Ac】隗ⅡECrR伽CASINICA Mw2011 高性能可编程互连资源设计研究 陈星，王丽云，王元，吴方，王健，陈利光，来金梅 (复旦大学专用集成电路与系统国家重点实验室，上海201203) 摘要：传统的可编程互联结构在短距离互连上往往采用单管、中距离上有双向线，这使得在C工B中查找表 (唧’)数目变大后，互连上的延迟会随线长增加而呈指数增长．本文提出了一种改进的高性能互连结构，改进了短、中 和长距离互连，使得其在cLB中LUr数目增加的情况下让芯片拥有更好的互连延迟特性，通过对这种互连结构和传 统的互连结构进行建模仿真并对延迟性能比较，结果显示，两倍线的平均延迟降低了21．9％、六倍线的平均延迟均降 中，并对其互连性能进行了测试，验证了我们的思想． 关键词： 可编程逻辑器件；可编程互连结构；延迟 中图分类号：TN492文献标识码： A 文章编号：0372-2112(∞11)05．116．5-04 Performance InterconnectResource High Programmable DesignInvestigation CI-EN)【ing，WANGⅡ·yun，WANGYmn，WU№，WANGJian，CI-W_烈Li一嗍，ⅢJin-raei (ASICand枷鼬触研厶妇锨可FudanUn／m-s／ty，丽喇201203，Olina) ConveraiomlFPGAstransistorswitchinslxm bidirectionalmid Abstract： use i扣蛇瓢Ⅺ皿x℃妇and lines，which range range withthewire the CLBin- wouldmaketheintelcouilecfioll as n啪：11b盯ofLD0kTable(LIIT)in delaygrowsexponeuiany length Up aeas骼．Inthis all and lines疵ira- article，wepresentimprovedrerfmnar髓routingarchitecture，whoseshort，midlongrange lligh tomaketheinterconnectrlmolllx髦hasabetter whentheCLBtendstobecomeandcontains姗e perfmmme larger proved delay the卸鼢ofCLB its withtheconventionalFPGA’s trogrmmmblelogic∞鼯ol瞅and growslarger．狮dcomparet,erfmtmce rout血g the doublelinesareav— architecture and