基于双CPU的矿用多波地震仪主机的研制.pdfVIP

基于双CPU的矿用多波地震仪主机的研制.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
增刊 王怀秀等:基于双CPU的矿用多波地震仪主机的研制 43 存储器的扩展和管理、高分辨率显示器的控制、双CPU的数据交换以及系统运行的最小功耗设计.同时 结合本系统硬件设计的特点,实现了监控模块、记录管理、通信模块以及数据处理模块的软件设计,从而 使整个系统既具有较强的控制管理能力,又具有较强的数字处理能力,使系统达到了较高的性能指标. 1主机的硬件设计 核心的数据处理子系统,主机的硬件结构如图1所示.两个子系统的任务分工和关系是:管理子系统负责 对数字检波器的采集管理、数据存储、人机交互等功能,以DSP为核心的数据处理子系统的主要任务是 对采集的数据进行分析和处理,包括相关分析、频谱分析、滤波与数据处理等,两CPU之间通过双端口 存储器进行数据交换. 在管理子系统中,微处理器的主要功能是实 管珲子系统 数据处理子系统 现对外设接口的管理,设计中微处理器选用的是 键盘阵列I f RS一485接口f l高速S PHILIPS公司新近推出的P89C51RC2单片机. DSP是数据处理子系统的核心,由于DSP本身不堡塑!、 雾潆茹H脚 LCD接口p 是一个独立的系统,在设计时不仅要考虑其性价 。。。’。。。。1’’。‘。’。。。。。。。。。。一J .............!l:........一 比,而且要考虑其与MPU的通信及连接方式.其 高分辨率 SRAM FLASH存储器 ll大容旨FLAsI{I;; 液晶显示器 中MPU与DSP的通信方式采用的是数据总线宽度 为8位的双端口存储器,这样就要求DSP可与8 图1控制主机结构 位的存储器接口.在通用DSP中,目前使用最广 Thestructuredflowchartofthecontrol Fig,1 computer 泛的是美国德州仪器公司(TaxasInstruments,简 储接口可以存取8/16/32位3种类型的数据,这为不同字长的CPU交换数据提供了方便.因此在数据处 理子系统设计中DSP选用的是,11公司的TMS320C32. 1.1存储器及其接口设计 主机中根据需要应具有两种类型的存储器,即随机存储器和非易失性存储器.主机从各智能检波器接 收的数据首先存入随机存储器(SRAM)中,当用户通过波形显示判断采集的数据有效时,则可将本次采 集的数据从SRAM送到非易失性存储器中保存,否则再重新接收下次采集的数据,新的数据将SRAM中 原有的数据覆盖.由于管理主机需接收、存储多个(一般可有6,12,24个)检波器采集的数据,为使 主机有较大的扩展空间,设计中随机存储器选用的是韩国Hynic公司生产的512k×8位高速、低功耗、 效数据后,即可将该次采集的数据存入非易失 一磐黑{坚 性存储器中,以便后续的数据分析和处理.由 一 AO 一D 于非易失性存储器是用于存储由多个检波器连 Al 些i IA2 续数小时采集的数据,以12个三分量检波器连 :I:

文档评论(0)

hnlhfdc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档