加速并行故障仿真的电路划分与故障映射方法.pdfVIP

电子测量与仪器学报 2008年增刊 加速并行故障仿真的电路划分与故障映射方法 刘歆1 蔡清2 (1湖北工业大学电气与电子工程学院，武汉430068；2武汉邮电科学研究院，武汉430074) 摘要：提出了使用电路划分与故障映射技术来加速4值并行故障仿真的方法。这一方法首先把电路划分成无扇出区域和扇 出茎区域，之后则把非扇出茎故障映射为扇出茎故障。它极大地减少了需要显式并行仿真的故障数目，提高了仿真器的性能。 关于测试基准电路的实验结果论证了该方法的有效性． 关键宇：故障映射。 故障仿真， 并行仿真， 测试模式生成 中图分类号：TP274文献标识码： A and Method ParallelFaultSimulation ．A ofAccelerating Circuit-PartitioningFault—Mapping LitrXinl Cai Qing‘ SchoolofEleetricalElectronic 430068，China； (1 Engineering，HubeiUniversityofTechnology,Wuhan Researchof and 2Wuhan InstitutePostsTelecommunications，Wuhau 430074，China) Abstract：Toaccelerate4-valuc fault and is inthis simulation,a technologypresented parallel circuit-partitioningfault-mapping to structureinto and stem then non·stemfaultsstem thecircuit fanout-free fanout maps firstlypartitions regions regions,and paper．It be in and enhancedthe ofsimulator．The faults．Itreducedthenumberoffaultsto simulated explicitly parallelgreatly performance resultswithasetofbenchmarkcircuitsdemonstratethe ofthe expcdmental efficiencyproposedapproaches． simulation，test Keywords：faultmapping,faultsimulation，parallelpattcmgeneration． 在电子系统设计中，常用仿真方法来验证设计 的正确性和验证测试【l】。对于具有”个逻辑门的电 ％=(22，23)，％=(3，11，16)。 路，其固定型故障集合为F，所施加的测试模式集 如果对电路中的每个扇出分枝进