《ASIC系统中跨时钟域配置模块的设计与实现》.pdfVIP

年第 卷第 期 微电子学与计算机 #4% !! # $ ()*%() 9,-./#$%012:; 杜旭 左剑 夏晓菲 何建华 ! 3华中科技大学 电子与信息工程系 湖北 武汉 !%4!5 本文概述了 系统中跨时钟域配置模块的多种设计方案以及实现方法 并且着重对分析由于跨时钟域带来 摘要! ()*+ ! ! # $ 的异步时钟问题进行了分析 提出了避免 潜在逻辑错误 发生的解决方案 同时研究了设计方案对后端实现中可能出 现的影响!避免了不合理的前端设计给后端实现带来的困难$ 跨时钟域 异步时钟 亚稳态 自清零寄存器 关键词! ! ! ! ! ()*+ 9=?@A ! 67!’ BCDEF ! % BGHI ! ’( )*!+,$$#4%89 %+,-- %.,/0 1,2345 16-475 358 *29.6265:3:4,5 ,; %,5;47+3:4,5 =,8.6 45 ()*% )-:62 :; ;= ;? @0AB= 0A 0A?-CD0=ED @0AB-F;A 3GHDI1J?B0I2 ABK *BC?JLA10?B GBM0BDDJ0BM :DN1= E;AOF?BM -B0PDJ201Q ?C )I0DBID ABK 6DIFB?H?MQ= R;FAB !%4!=+F0BA5 (?-:+3/:@ 6F02 AJ10IHD /J0BM2 C?JSAJK 1FD IJ?22 IH?IT K?LA0B KD20MB ABK 0LNHDLDB1A10?B ?C I?BC0M;JA10?B L?K;HD 0B ()*+ 2Q21DLU RD ABAHQOD 1FD A2QBIFJ?B?;2 IH?IT NJ?/HDL IA;2DK /Q 1FD IJ?22 IH?IT K?LA0B KD20MB ABK M0PD A 2?H;10?B ?C 1FD NJ?/HDL 1FA1 AP?0K 1FD VN?1DB10AH H?M0IAH DJJ?JV 0B 1FD KD20MBU 6FD 0LNAI1 1? /AITDBK KD20MB 0B ?;J 2?H;10?B 02 AH2? I?B20KDJDK 1? AP?0K 1FD K0CC0I;H1Q ?C /AITDBK 0LNHDLDB1A10?BU A6 B,+8-@ ()*+= +J?22 +H?IT :?LA0B= (2QBIFJ?B?;2 +H?IT= WD1A21A/0H01Q= (;1? +HDAJ XDM021DJ $ 配置模块的系统构架如图 所示 实现的基本 ! ! # 由一些特定功能用集成电路实现 以达到 功能是 接收从 过来的数据 地址以及控制信 ()*+ ! ’ +,- % 高效 快速处理数据的目的 它被广泛用于网络数 号 再经过同步模块进入地址译码模块 同步后的数