元件堆叠装配（pop）技术.pdfVIP

维普资讯 封装测试 元件堆叠装mE(PoP)技术 环球仪器上海SMT工艺实验室工艺研究工程师 李 忆 美国纽约 H宾汉姆顿市Unovis先进半导体部高级工程师 牛天放博士 美国纽约州宾汉姆顿市Unovis全球市场总监 JacquesCoderre 引 言 ：随着移动消费型电子产品对于小型化，功能集成以及大存储空间的要求的进一步提升，元器件的小型化 高密度封装形式也越来越多，如多模块封装(MCM)，系统封装(siP)，倒装晶片等应用得越来越多。而元件堆叠 装i~,(PoP，PackaqeQRPackaqe)技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算 功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于 3G 手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要 求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配(PackaqeonPackaqe)技术 必须经受这一新的挑战。 关键词：高密度封装；元器件堆叠装配(PoP) 元器件堆叠装配技术市场 电话对于堆叠装配技术的应用将占整 和下游资源及现成的物流供应链导入 情况及其推动力 个技术市场的 17％， 3G 手机 ， 此技术进行大批量生产。 当前半导体封装发展的趋势是越 MPEG4将大量采用此技术。 来越 多 的向高频 、多芯 片模块 移动通信产品关键是要解决 堆叠装配元器件的结构 (MCM)，系统集成(SiP)封装 ，堆叠 “带宽”的问题，通俗的讲就是高速处 元器件内芯片的堆叠大部分是采 封装 (PiP，PoP)发展 ，从而传统的装 理信号的能力。这就需要新型的数字 用金线键合的方式(WireBonding)， 配等级越来越模糊 ，出现了半导体 信号处理器 ，解决方案之一就是在逻 堆 叠层 数 可 以从 2 层 到 8 层 。 装配与传统电路板装配 问的集成 ， 辑控制器上放置一枚存储器(通常为 STMlCRO声称迄今厚度达40微米的 如倒装晶片(FlipChip)直接在终端产 动态存储器)，实现T／J,型化，功能也 芯片可以从两个堆叠到八个(SRAM， 品装配 。半导体装配设备中的特征 得 以强化。而成熟的倒装晶片技术促 flash，DRAM)，40微米的芯片堆叠 功能开始出现在多功能精细间距贴片 成了这一技术大量应用的可能。基本 8个总厚度为16mm，堆叠两个厚度 机上 ，同时具有较高的精度，又有 上我们可以利用现有的SMT现有的 为0．8mm。 助焊剂应用的功能。可 以说，元件 元器件堆叠装配技术市场情况简图 (资料来 自 l_lIark) 堆叠技术是在业已成熟的倒装晶片装 一 ； 00 『 0囊 一 ll _ 配技术上发展起来的。 2oo3 2004 2Oo9 自2003年前元件堆叠技术大部 ” ” s 分还只是应用在闪存及一些移动记忆 Memory~ f t7％