应用于CMOS图像传感器的数字双采样列并行ADC的研究和设计.pdfVIP

摘 要 与 CCD 图像传感器相比，CMOS 图像传感器成本更低、功耗更低、体积更 小，因而被广泛应用于图像采集领域。应用于 CMOS 图像传感器的列并行ADC 架构可以在帧频、填充因子、面积、功耗等方面做出很好的折中，因而是最广泛 应用的 ADC 结构。通常像素读出的信号需要经过双采样处理消除像素的固定模 式噪声，再进入 ADC 量化。 本文在研究列并行读出电路的基础上，着重阐述了模拟相关双采样和数字双 采样电路的设计。首先分析了列并行读出电路中模拟相关双采样电路的结构和基 本原理，通过采用失调消除技术减小了运算放大器输入失调电压对输出端的影 响，通过改变电容容值达到增益可调，并对电路进行仿真分析和功能验证。但是 模拟信号处理过程中放大器的寄生电容以及有限增益都会积累模拟信号的误差。 然后在单斜 ADC 的基础上，设计了 10 位数字双采样列并行 ADC 。ADC 中比较 器采用失调消除技术，通过加/减计数器实现数字双采样功能，使复位信号和像 素信号在数字域做差，消除了前级模拟电路中由失调和运算放大器有限增益引起 的误差，减小了由比较器时延产生的误差。此外对带隙基准、电荷泵等电路模块 进行了分析和设计。 论文中的电路设计均采用 GSMC 0.18μm 标准 CMOS 工艺，使用 Cadence spectre 对电路进行仿真分析，结果表明所设计的模拟相关双采样电路能够实现双 采样功能，且能够实现增益可调；数字双采样列并行 ADC 的采样率为45KS/s ， 信噪比为 60.17dB，信噪失真比为 53.98dB；设计的带隙基准、电荷泵等电路能 够正常工作。 关键词： CMOS 图像传感器，列并行ADC ，模拟相关双采样，数字双采样 ABSTRACT Compared to CCD image sensor, CMOS image sensor is widely used in image capture devices because of its low cost, low power and small cubage. The column parallel ADC applied in CMOS image sensor could achieve a good tradeoff among frame rate, fill factor, silicon area and power consumption. Therefore the column parallel architecture is the most widely used for imager. Generally, the signal from pixel needs to be processed with double sampling before being quantised. In this paper, based on the analysis of column parallel readout circuit, the analog correlated double sampling circuit and the digital double sampling circuit are designed. The architecture and principle of analog correlated double sampling are analyzed first. Offset cancellation technique is used in the circuit to eliminate the offset of the amplifier. The gain is modulated by changing the capacitance. The designed circuit could achieve function by simulation. The analog error caused by parasitic conpacitor and finit gain would be ac