05 第五讲 VHDL语言对基本电路行为的描述方法.pptVIP

第五讲 VHDL语言对基本电路行为的描述方法 提纲 对设计实体的描述 对接口的描述：VHDL语言的Entity结构 对接口的描述：对象类型 对行为的描述：VHDL的Architecture结构 采用IEEE 1164 Library和 Package Configuration 简单信号赋值语句 简单信号赋值语句：信号的执行机制 条件信号赋值语句 选择信号赋值语句 VHDL中的延迟模型 对设计实体的描述 VHDL语言主要是对设计对象进行描述 寄存器，逻辑模块，芯片，印制板，系统 数字系统的哪些方面需要我们描述 接口：设计实体对外部的连接关系 功能：设计实体所进行的操作 对接口的描述：VHDL语言的Entity结构 接口是全部端口（port）的集合 Port是一种新的编程对象：信号 Port具有类型定义，如bit Port具有工作模式定义：in, out, inout (双向) 对接口的描述: 对象类型 VHDL支持四种基本的对象类型：变量（variable）,常量（constant）,信号（ signal）和文件（file） 变量和常量类型 和传统的编程语言定义一致 信号类型是针对数字系统的描述而定义的 与变量类型的区别在于信号值是与时间相联系的 信号的内部表示是一个时间-值的序列!（该序列常被称为信号的驱动序列） Entity描述实例 对行为的描述：VHDL的Ar