2812DSP-13捕获单元及QEP电路解析.pptVIP

第13讲 281xEV之捕获单元及QEP电路 13.1 捕获单元 Capture Units (EVA) 捕获单元的结构 Capture Units Block Diagram (EVA) 捕获单元特点 一个 16 位的捕获控制寄存器(EVA：CAPCONA，EVB：CAPCONB)，可读写。 一个 16 位捕获FIFO 状态寄存器(EVA：CAPFIFOA，EVB：CAPFIFOB)。 可选择通用定时器 1 或2（EVA）和通用定时器3 或4（EVB）作为时钟基准。 3 个16 位2 级深的FIFO 堆栈，每个捕获单元一个。 6 个施密特触发捕获输入引脚，CAP1～CAP6，一个输入引脚对应一个捕获单元。 用户可设定的跳变沿检测（上升沿、下降沿或上升下降沿）。 6 个可屏蔽的中断标志位，每个捕获单元1 个。 捕获单元的操作 捕获单元被使能后，输入引脚上的跳变将使所选择的通用定时器的计数值装入到相应的FIFO 堆栈。 如果此时已经有一个或多个有效的捕获值存到FIFO 堆栈（CAPxFIFO 位不等于0），将会使相应的中断标志位置位。 如果中断标志未被屏蔽，将产生一个外设中断请求。 每次捕获到的新数值存入到FIFO 堆栈时，捕获FIFO 状态寄存器CAPFIFOx 相应的位就进行调整，实时地反映FIFO 堆栈的状态。 从捕获单元输入引脚发生跳变到所选通定时器的数值被锁存需要2 个CPU 时钟周期的延时。 复位时，所有捕获单元的寄存器都被清零。 捕获单元FIFO 堆栈 每个捕获单元有一个专用的两级深的 FIFO 堆栈。 所有FIFO 堆栈的顶层堆栈寄存器是只读寄存器，它存放相应捕获单元捕获到的最老的计数值。 当读取FIFO 堆栈的顶层寄存器的数值时，堆栈底层寄存器的新计数值（如果有）将被压入到顶层寄存器。 读FIFO 堆栈的底层寄存器可使FIFO的状态位变为01（如果先前是10 或11）。如果原来FIFO 状态位是01，则读取底层FIFO寄存器后，FIFO 状态位变为00（即为空）。 第1次捕获 Some Uses for the Capture Units 13.2 正交编码脉冲QEP电路 Quadrature Encoder Pulse (EVA) What is an Incremental Quadrature Encoder? A digital (angular) position sensor How is Position Determined from Quadrature Signals? Incremental Encoder Connections (EVA) GP Timer 2 selected as pulse counter Timer Prescaler bypassed (i.e. Prescale always 1) EVA模块中的QEP电路的原理框图 QEP 电路 EV 模块中的QEP 电路的方向检测逻辑确定哪个脉冲相序相位超前，然后产生一个方向信号作为通用定时器2（或4）的方向输入，如果CAP1/QEP1（对于EVB 是CAP4/QEP3）引脚的脉冲输入是相位超前脉冲序列，那么定时器就进行增计数；相反，如果如果CAP2/QEP2（对于EVB 是CAP5/QEP4）引脚的脉冲输入是相位超前脉冲序列，那么定时器就进行减计数。 正交编码脉冲电路对编码输入脉冲的上升沿和下降沿都进行计数，因此，由 QEP 电路产生的通用定时器（通用定时器2 或4）的时钟输入是每个输入脉冲序列频率的4 倍。 如何通过QEP测速及定位 QEP 计数 通用定时器 2（或4）总是从它的当前值开始计数，在使能QEP 模式前，可将所需的值装载到通用定时器的计数器中。当选择QEP 电路作为时钟源时，定时器的方向信号TDIRA/B 和计数信号TCLKINA/B 不起作用。用QEP 电路作为时钟，通用定时器的周期、下溢、上溢和比较中断标志在相应的匹配产生时，将产生外设中断请求(如果中断未被屏蔽)。 QEP 电路的寄存器设置 启动 EVA 的QEP 电路的设置如下： 根据需要，将所需的值装载到通用定时器 2 的计数器、周期和比较寄存器。 配置 T2CON 寄存器，使通用定时器2 工作在定向增/减模式，QEP 电路作为时钟源并使能使用的通用定时器。 启动EVB 的QEP 电路的设置如下： 根据需要，将所需的值装载到通用定时器 4 的计数器、周期和比较寄存器。 配置 T4CON 寄存器，使通用定时器4 工作在定向增/减模式，QEP 电路作为时钟源并使能使用的通用定时器。 13.3 事件管理器的中断 事件管理器的中断模块分成 3 个组：A，B，C。每组都有相应的中断标志和中断使能寄存器。下图为EVA中断： EVB中断 2