TheMicrocomputerPrincipleCh资料.pptVIP

计算机原理 * * 四、8086系统存储器接口设计基本技术 存储器地址译码电路的设计一般遵循如下步骤： (1)根据系统中实际存储器容量,确定存储器在整个寻址空间中的位置; (2)根据所选用存储芯片的容量，画出地址分配图或列出地址分配表; (3)根据地址分配图确定译码方法；常见的译码方式有： 全译码法 片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。 部分译码 用片内寻址外的高位地址的一部分译码产生片选信号。?部分译码较全译码简单，但存在地址重叠区。 线选法 高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。(软件上必须保证这些片选线每次寻址时只能有一位有效)?也会造成地址重叠，且各芯片地址不连续。 （4）选用合适器件，画出译码电路图。 第五章 存储器系统 计算机原理 * * 1、全译码 采用全地址译码方式，计算机的全部地址空间都可以使用 例5.2 用2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）组成8086计算机存储器系统。要求EPROM的起始地址为F0000H，RAM的起始地址为00000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。 说明: (1)用2片74LS138（三-八译码器）对8086计算机系统的高四位地址进行译码，译出16个存储区域。(2)由A0和BHE与MEMW信号组合产生写选通。 A19A18A17A16 范 围 IC0（偶） IC1（奇） 0 0 0 0 0 0 0 0 00000～0FFFFH 00000～0FFFFH 地址分配 A15～A0 IC2（偶） IC3（奇） 1 1 1 1 1 1 1 1 F0000～FFFFFH F0000～FFFFFH X ～ X X ～ X X ～ X X ～ X 第五章 存储器系统 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 MEMR A0 MEMW BHE D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A19 A18 A17 A16 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CS OE WE D7 D6 D5 D4 D3 D2 D1 D0 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CS OE WE D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 DB D7 D6 D5 D4 D3 D2 D1 D0 62256 62256 IC0 IC1 AB A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CE OE D7 D6 D5 D4 D3 D2 D1 D0 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 CE OE D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 DB D7 D6 D5 D4 D3 D2 D1 D0 27256 27256 IC2 IC3 AB Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A Vcc 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B C B A 74LS138 全译码方式 计算机原理 * * 2、部分译码 小系统中一般存储器的容量仅是CPU寻址空间的一部分，这时可 采用部分译码电路 例5.3 用2片62256（32K*8RAM）组成一个64KB存储器。 (1)译码器译码 IC0和IC1地址为00000～0FFFFH和80000～8FFFFH，地址有重叠。 (2)线译码 IC0和IC1地址范围为 00000～0FFFF 20000～2FFFF 40000～4FFFF 60000～6FFFF 80000～8FFFF A0000～AFFFF