微型计算机原理及应用资料.ppt

* * 5.4.1 Cache的工作原理 Cache的工作原理是基于程序和数据访问的局部性。 如果把在一段时间内一定地址范围中被频繁访问的信息集合成批地从主存中读到一个能高速存取的小容量存储器中存放起来，供程序在这段时间内随时使用，从而减少或不再去访问速度较慢的主存，就可以加快程序的运行速度。这就是Cache的设计思想，在CPU和主存之间设置一个小容量的高速存储器，称为高速缓冲存储器，简称Cache。 有了Cache，系统在工作时就总是不断地将与当前指令集相关联的一个不太大的后继指令集合从内存读到高速Cache，然后再与CPU高速传送，从而达到速度匹配。 * 在有Cache的系统中，Cache的命中率与Cache的大小、替换算法、程序特性等因素有关。增加Cache后，CPU对主存的平均存取速度可按下式粗略地计算： 系统平均存取速度＝Cache存取速度×命中率+RAM存取速度×(1-命中率) 【例5-7】 某微型计算机存储器系统由一级Cache和RAM组成。已知RAM的存取速度为 80ns，Cache的存取速度为6ns，Cache的命中率为85%，求该存储系统的平均存取速度。 解：由上述公式可知，系统的平均存取速度=6ns×85%+80ns×15%=5.1ns+12ns=17.1ns。 * 5.4.2 高速缓存与主存的存取一致性 Cache中应尽量存放CPU最近一直在使用的指令与数据。当Cache装满后，可将长期不用的数据删除，提高Cache的使用效率。为保持Cache中数据与主存储器中数据的一致性，同时避免CPU在读写过程中遗失新数据，确保Cache中更新过的数据不会因覆盖而消失，必须将Cache中的数据及时更新并准确地反映到主存储器。这个问题的解决有以下几种方式： （1）贯穿读出式 CPU Cache 主存储器 * （2）旁路读出式 CPU Cache 主存储器 * （3）写穿式 CPU Cache 主存 写入 写入 （4）回写式 更新 CPU Cache 写入 主存 * 5.4.3 Cache的分级体系结构 为了提高处理器的性能，应尽量提高工作频率f，减少执行每条指令需要的周期数CPI，提高Cache的命中率H，减少存取周期数N。要达到这些目的，可以采用以下技术： （1）同时分发多条指令和采用乱序执行，可以减少CPI的值。 （2）采用转移预测和适当增加Cache容量，可以提高H值。 （3）采用高速的总线接口和不分块的Cache方案，可以减少存取周期数N。 （4）采用指令数据预取技术，可以提高Cache的命中率H。 有时仅采用一个级别的Cache还不能满足要求，从而需要增加第二级Cache，这就构成了Cache的分级结构。对于一个有多级Cache的微型计算机系统，其一级缓存（L1 Cache）是集成在CPU内部的，二级缓存（L2 Cache）的设计分芯片（卡匣）内置和外置两种。一般来讲，80%的内存申请都可在一级缓存中实现，即在CPU内部就可完成数据的存取，另外20%的内存申请中的80%又可只与二级缓存打交道。因此，只有4%的内存申请定向到主存DRAM中。 * 5.5 存储器管理 5.5.1 IBM PC/XT中的存储空间分配 IBM PC/XT计算机中的CPU为8088。从第2章已经知道，8088有20根地址信号线，故能够寻址1MB的内存空间，其物理地址范围为0～FFFFFH。通常把这1MB空间分为三个区：RAM区、保留区和ROM区。 1．RAM区 RAM区为前640KB空间，地址范围为00000H～9FFFFH，每个单元存放一个字节数据：可以读出也可以写入，是用户的主要工作区（系统程序占用了一部分空间）。 2．保留区 保留区的空间为128KB，地址范围为A0000H～BFFFFH。该空间用作字符/图形显示缓冲器区域。单色显示适配器只使用4KB的显示缓存区，而彩色字符/图形显示适配器需要16KB空间作为显示缓冲区，对高分辨率显示适配器，则需要的缓冲区容量更大。 * 3．ROM区 存储空间的最后256KB为ROM区，其地址范围为C0000H～FFFFFH。其中前192KB存放系统的控制ROM，包括高分辨率显示适配器的控制ROM及硬盘驱动器的控制ROM。 5.5.2 扩展存储器及其管理 1．寻址范围 不同CPU因地址线数目的不同，其寻址范围也不同 2．存储器管理 （1）存储器管理机制。 80386以后的微处理器均支持三种工作方式：实地址方式、虚地址保护方式和V86方式。80286只有实地址方式和虚地址保护方式两种工作方式。8088/8086只工作在实地址方式。 * 1）虚拟存储器的概念。虚拟存储技术是建立在主存和大容量辅存物理结构基础之上，由附加硬件装置及操作系统内的存储管理软件组