脉冲与数字电路重点分析.ppt

脉冲与数字电路 总 结 时序逻辑电路的分析 1、同步时序逻辑电路 2、异步时序逻辑电路 常用时序逻辑电路 1、寄存器 2、计数器 时序逻辑电路的设计 1、利用触发器 2、利用计数器 例3：设计一个111串行数据检测器，输入三个或三个 以上1时输出1，否则输出0。 D0 D1 D2 D3 S′ LD′ C/B X X 保持 置数 加法计数 减法计数 X X 0 1 1 0 1 1 1 X 0 0 工作状态 U′/D LD′ S′ CLK 74LS190：同步十进制加减法计数器，功能同191 双时钟4位二进制加、减法计数器74LS193 复位 置数 加法计数 减法计数 X 0 1 1 1 0 0 0 X X 1 ↑ X X ↑ 1 功能 LD′ RD CLKD CLKU 74LS192：双时钟十进制加减法计数器，功能同193 3、异步计数器 异步八进制计数器 CLK 异步十进制计数器 二-五-十进制异步计数器74LS290 二进制计数 五进制计数 8421十进制计数 5421十进制计数 R01·R02=0 S91·S92=0 ↓ --- R01·R02=0 S91·S92=0 --- ↓ R01·R02=0 S91·S92=0 ↓ Q0 R01·R02=0 S91·S92=0 Q3 ↓ 复位 复位 置9 置9 1 1 0 X X X 1 1 X 0 X X X 0 1 1 X X 0 X 1 1 X X 功能 R01 R02 S91 S92 CLK0 CLK1 74LS290功能表 4、任意进制计数器构成方法 （1）MN的情况 复位法 置数法 例1：试利用同步十进制计数器74LS160接成同步六进制计数器。 74LS160功能表 X X X 置零 预置数 保持 保持（C=0） 计数 X X X X 0 1 X 0 1 1 X 0 1 1 1 0 1 1 1 1 工作状态 EP ET LD′ RD′ CLK D0 D1 D2 D3 RD′ EP ET LD′ Q0 Q1 Q2 Q3 C 74LS160 复位法： 计数状态：0、1、2、3、4、5 改进电路： 置数法： （a）置入0000 计数状态：0、1、2、3、4、5 （b）置入1001 计数状态：0、1、2、3、4、9 例2：试利用同步十六进制计数器74LS161接成同步七进制计数器。 74LS161功能表 X X X 置零 预置数 保持 保持（C=0） 计数 X X X X 0 1 X 0 1 1 X 0 1 1 1 0 1 1 1 1 工作状态 EP ET LD′ RD′ CLK D0 D1 D2 D3 RD′ EP ET LD′ Q0 Q1 Q2 Q3 C 复位法 计数状态： 0~6 计数状态： 0~5、15 置数法 （2）MN的情况 方法：级联再设定 例3：试利用同步十进制计数器74LS160接成同步百进制计数器。 并行（同步）： 串行异步： 例4：试利用同步十进制计数器74LS160接成同步二十九进制计数器。 复位法： 置数法： 5、移位寄存器型计数器 （1）环形计数器 带自行启动的环形计数器 （2）扭环形计数器 带自行启动的扭环形计数器 时序逻辑电路的设计方法 1、设计任务： 实际问题 电路实现 逻辑关系 逻辑问题 真值表 函数式 选定器件 函数化简 函数变换 电路图 电路图 2、设计过程 逻辑抽象 设计思想 SSI MSI 转换图 3、设计实例： 例1：设计一个带有进位输出的四分频器。 S0 S1 S2 S3 /0 /0 /0 /1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 1 1 0 1 1 Q1* Q0* C Q1 Q0 选用D触发器 选用JK触发器 例2：设计一个带有进位输出的十三进制计数器。 * 东北石油大学 * 东北石油大学