EditorialContacts-PTI.docVIP

新 聞 稿 2012年3月23日 力成科技量產MPS-C2，並可達到間距50um 在輕薄短小、高效能、最佳成本的應用動能趨使下，原本運用在PoP、PiP或SiP等封裝上的傳統打線型式已無法滿足市場需求，有鑑於此，力成科技自IBM授權取得MPS-C2技術 Metal Post Solder-Chip Connection ，於2011/12通過量產，並在此技術上與威睿電通攜手合作。 符合微型化、高電性效能、並能夠在有限空間中達到微細間距覆晶封裝的MPS-C2提供良好的解決方案，將銅凸塊 Cu post 以及銲料形成於晶片銲墊上，凸塊可直接藉由晶圓電鍍製程直接形成於晶圓的銲墊上並藉由一般的表面黏著製程銲接至封裝基板的銅銲墊上。於表面黏著製程後，銅凸塊在加熱回焊 reflow 的製程中並不會崩塌 collapse ，因此可維持一定的黏著高度 standoff ，並得到較佳的可靠度。MPS-C2在系統級設計並不困難，同時可以達到較高的導熱、導電效能。此外，設計上不需多層基板架構及免去金屬線路銲墊重分配 RDL:Re-distribution ，並使用高生產效率的迴銲 mass reflow 覆晶封裝製程，更能達到符合效益的成本結構。 目前力成內部在2011/12開始MPS-C2量產出貨，在間距上可以達到50 um，並以最具競爭力的報價與客戶共享。 copper pillar bump 、金屬線路銲墊重分配製程 RDL: Re-distribution 及晶圓級封裝 Wafer Level CSP 等製程技術驗證，摩拳擦掌為下一個世代的IC整合構裝佈局。力成也會持續投入、發展最佳封裝解決方案，滿足客戶多元化的需求。