1.25Gb%2fs限幅放大器中带宽扩展和信号检测技术.docVIP

1.25Gb%2fs限幅放大器中带宽扩展和信号检测技术.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
华 中 科 技 大 学 硕 士 学 位 论 文 摘 要 随着科技的进步和互联网的发展,为了实现更高速的数据交换,光纤通信应运而 生,并在近年来得到了飞速发展,如今我国已经建立覆盖全国的光纤通信系统。限幅 放大器是光纤传输系统中光接收机的关键器件,其性能的优劣影响着整个光纤传输系 统的性能。因此研究开发具有自主知识产权的限幅放大器具有重大意义。 本文基于 SMIC 的 0.18μm CMOS 工艺,设计限幅放大器的级联放大模块和输入 信号检测模块。为了获得更大的增益,本文采用电路级联的方法设计放大模块,同时 利用改进的 Cherry-Hopper 结构有效地扩展了带宽,各级电路设计成不同的结构形式 以减小芯片面积。为了满足芯片产品化低功耗的要求,抑制噪声对后续电路的影响, 本文利用非理想电流源有限的阻抗原理设计了输入信号检测模块,在输入信号幅度过 小时关闭输出缓冲模块;为了减少误判断,该模块还具有迟滞特性。 经过仿真和测试,本文设计的级联放大电路增益为 40dB,工作带宽为 932MHz, 最小差分输入信号为 4 mVp? p ,满足光纤传输系统 STM-8(1.25Gb/s)速率标准的应 用要求;输入信号检测电路的迟滞窗口在 1.9dB 以上,优于设计要求的 1.5dB。 版图设计是芯片设计中的关键步骤,本文介绍了会影响电路性能的寄生参数,以 及版图设计中的一些技巧,并给出了限幅放大器的完整版图。 关键词:限幅放大器  带宽扩展  级联电路  Cherry-Hopper 结构  迟滞比较器 I 华 中 科 技 大 学 硕 士 学 位 论 文 Abstract With the development of technology and Internet, optical fiber communication technology had been invented to achieve higher speed data exchange, and rapid ly develop in recent years. China has established a national fiber optical communication system now. The limiting amplifier is a key part of optical receiver in the system, it determines the performance of whole system, so its great significant to research and develop with independent intellectual property rights of limiting amplifier. In this thesis, multi-stage amplifier module and input signal detection module were designed based on the SMIC 0.18μm CMOS technology. A multi-stage circuit was designed to obtain enough gain, while used the improved Cherry-Hopper structure to extend the bandwidth. Every stage had different circuit structure which could reduce the chip area size. The input signal detection module was designed based on limited resistance of non- ideal current source. Detection module would shutdown output buffer module to reduce power consumption and impact of noise when input signal amplitude didnt meet requirement. Hysteresis effect was designed to reduce the malfunction this module . The simulation results by Hspice indicated that the amplifier module had a 40dB gain, 932MHz bandwidth and a minimum input dynam

文档评论(0)

tkhyxy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档