UE添加VHDL语言着色、折叠.docVIP

  1. 1、本文档共2页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
UE添加VHDL语言着色、折叠.doc

UE安装完毕后默认着色显示的只有11种,如果想自行添加对于VHDL文件类型的着色方案,可按以下步骤进行。 1、登录UltraEdit的官方网站: HYPERLINK /blog/link2url.php?link=http%3A%2F%2F%2Findex.php%3Fname%3DContent%26pa%3Dshowpage%26pid%3D40 \t _blank /index.php?name=Contentpa=showpagepid=40 2、在wordfiles下找到所需的文件类型,“目标另存为”下载。下载完成后将后缀.txt改换成.uew 3、打开下载的uew文件,在文件内容头部会有“/L20”字样,代表这种着色方案将被设置为UltraEdit的第20种着色方案,可以修改“20”这个数字为1-20(UltraEdit只一次支持20种)的任何一个数字,注意不要和其它方案冲突。(似乎修改为大于20的数字也无所谓。可以试一试) 4、复制此uew文件到UltraEdit的安装目录下WordFile文件夹中。 5、重启UE即可在“视图”-“查看方式(着色文件类型)”菜单中看到新加载的配置方案。没有的话,手动在UltraEdit菜单中选择“高级” → “配置” →“编辑器显示”→“语法着色”中加载刚刚复制到WordFile中的uew文件,确定后再重启UE。 6、实现代码折叠和缩进。一般情况下从网上下载的wordfile文件里面的vhdl部分只有关键字高亮,可以通过下面的方法实现代码折叠和缩进: 实现代码折叠: /Open Fold Strings = (beginifloopcaseblockfold /Close Fold Strings = )end processend ifend loopend caseend blockunfold 实现缩进: /Indent Strings = generateentity architecture component begin if case elsif else? /Unindent Strings = end generateend component END arc else elsif end case end ifend process 把上面的代码添加到.uew文件部分即可,还可以根据自己的需要进行修改。 另:在ISE里面指定UE作为默认编辑器。editpreferences打开属性配置,左侧点Editors,右侧editor选择ultraedit再点OK就可以了,不过有时候这样选择以后双击项目里面的vhdl文件并不能启动UE,如果出现这样的情况可以在选择editor的时候选custom 然后再后面的command line syntax里面输入{F:\Program Files\IDM COMPUTER SOLUTIONS\ULTRAEDIT-32\Uedit32.exe} $1 -l$2 大括号里面是ue的路径,需要根据ue安装位置的不同进行修改,然后点OK就可以了。这样就可以在ISE中直接调用UE对源文件进行编辑了。 实现modelsim对VHDL文件编译。ue为用户保留了很多应用程序接口,可以将编译器链接到UE中。因为平时的工程都是写好代码先用modelsim仿真,所以选择使用modelsim的vcom程序对vhdl文件进行编译,我觉得这是UE一个非常好的功能。 首先电脑上需要安装好了modelsim,并且环境变量的path值里面同时含有modelsim和ue的路径。 开打ue点菜单栏里面的“高级”“工具栏配置”,在“命令”选项卡里面的“菜单项目名称”里面为添加的工具输入名称如“VHDL编译”,命令行里面输入 vcom %f? 工作目录里面输 %p 。在“选项”里面选择DOS程序和保存活动文件,“输出”选项卡里面选择“输出到列表框”。点“确定”关闭设置。这时候点菜单栏的“高级”就会发现你设置的“VHDL编译”选项了,选项后面是快捷键(shift+ctrl+0),这样编写好vhdl文件以后便可以在ue里面通过快捷键直接对vhdl文件进行编译查找语法错误了。 注意:在使用ue对vhdl进行编译前需要先在源文件所在文件夹内建立一个work目录。可以使用windows的DOS窗口改变路径到工作目录然后使用 vlib work 命令建立。 如果使用verliog可以按照上面的步骤进???设置,只是命令行输入改为 vlog %f 。 设置好了,开始使用吧。使用ISE建立新工程,添加源文件,双击源文件使用ue进行代码编写,打开modelsim对工程进行仿真,仿真发现问题,在UE里面修改代码后使用快捷键编译,然后再modelsim里面 restart 重新仿真,

文档评论(0)

dmz158 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档