数字系统与逻辑设计义第3章 组合逻辑电路.docVIP

第3章 组合逻辑电路 本章教学目的与要求 熟练掌握组合逻辑电路的定义、特点和研究重点、功能描述熟练掌握组合电路的分析方法和设计方法熟练掌握组合电路的分析方法和设计方法；组合电路的分析方法和设计方法组合逻辑电路的定义、特点组合电路的分析方法和设计方法组合逻辑电路：　功能特点； 　电路结构； 无记忆 　框图； 　描述方法：表达式、真值表、卡诺图、逻辑图 中规模MSI组合逻辑电路概念 3.2 组合逻辑电路的分析 组合逻辑电路的分析过程如下： (1) 由给定的逻辑电路图， 写出输出端的逻辑表达式； (2) 列出真值表； (3) 从真值表概括出逻辑功能； (4) 对原电路进行改进设计，寻找最佳方案(这一步不一定都要进行)。 例 已知逻辑电路如图3.1 所示，分析其功能。 解： 第一步：写出逻辑表达式。 由前级到后级写出各个门的输出函数(反过来写也可以)。 第二步： 列出真值表。 如表 4 - 1 所示。 第三步： 逻辑功能描述。 从真值表可以看出，当多数输入变量为1时，输出 F为1；当多数输入变量为0，输出 F为0；因此该电路为少数服从多数电路，称表决电路。 第四步： 检验该电路设计是否最简，并改进。 表3.1 例 1 真值表 3.3 组合逻辑电路的设计 电路设计的任务就是根据功能设计电路。一般按如下步骤进行： (1) 将文字描述的逻辑命题变换为真值表，这是十分重要的一步。作出真值表前要仔细分析解决逻辑问题的条件， 作出输入、输出变量的逻辑规定，然后列出真值表。 (2) 进行函数化简， 化简形式应依据选择什么门而定。 (3) 根据化简结果和选定的门电路， 画出逻辑电路。 例：设计三变量表决器，其中A具有否决权。 解：第一步：列出真值表。 设A、B、C分别代表参加表决的逻辑变量，F为表决结果。对于变量我们作如下规定：A、B、C为 1 表示赞成， 为 0 表示反对。F=1 表示通过，F=0 表示被否决。真值表如表 3.2 所示。 表 3.2　真值表 第二步： 函数化简。 我们选用与非门来实现。画出卡诺图，其化简过程如图3.2(a)所示，逻辑电路如图3.2(b)所示。 　　　图3.2　化简过程及逻辑图 3.4常用MSI组合逻辑模块 3.4.1 编码器 1、定义（优先，解决同时按下问题） 2、图分析 3、符号：扩展应用： 一位二进制数可表示“0”和“1”两种状态，n位二进制数则有2n种状态。2n种状态能表示2n个数据和信息。编码就是对2n种状态进行人为的数值指定，给每一种状态指定一个具体的数值。 对于二进制来说，最常用的是自然二进制编码，因为它有一定的规律性，便于记忆，同时也有利于电路的连接。 例：把 0，1，2，…，7 这八个数编成二进制代码， 其框图如图所示。 解: 显然这就是三位二进制编码器。 首先，确定编码矩阵和编码表，分别如图和表所示。  第二步由编码表列出二进制代码每一位的逻辑表达式。 A=4+5+6+7 B=2+3+6+7 C=1+3+5+7 集成电路编码器 8/3线优先编码器74148 图3.3 两片8-3优先编码器扩展为16-4优先编码器的连接图 3.4.2译码器及其应用 译码含义：编码的反过程，将二进制代码赋予的含义翻译过来。 译码器分类：变量译码器、码制译码器、显示译码器。 变量译码器 ⑴ 2－4译码器 电路图 　分析：表达式、真值表、符号、表达式转化 扩展：（分析：图真值表） ⑵ 3-8译码器 符号图 真值表 ⑶ 集成芯片：139、138、154（4-16线） 2、码制译码器 二－十进制译码器（4线—10线）： 真值表 符号图 扩展图分析 3、显示译码器 在数字系统中，经常需要将用二进制代码表示的数字、符号、和文字等直观地显示出来。数字显示通常由数码显示器和译码器完成。 ⑴ 数码显示器 　分类：　显示方式：分段式、点阵式、重叠式； 　　发光材料：半导体、荧光、液晶显示器； 　　介绍：分段式半导体显示器（七段发光二极管显示器）。 　七段字形： ⑵ 显示译码器（数字—七段） 电路图 真值表 符号图 控制信号及应用 (3) 驱动电路 输出低电平有效的译码器74