2半导体制造工艺概况讲义.doc

半导体制造工艺概况 教学目的 1 掌握常见器件的隔离工艺 2 了解典型双极型集成电路制造工艺 3 了解典型CMOS器件制造工艺 教学重点： 器件的隔离工艺 教学难点： 器件的隔离工艺 教学过程： 2.1引言 集成电路的制造要经过大约450道工序，消耗6~8周的时间，看似复杂，而实际上是将几大工艺技术顺序、重复运用的过程，最终在硅片上实现所设计的图形和电学结构。在讲述各个工艺之前，介绍一下集成电路芯片的加工工艺过程，使学生对半导体制造的全局有一个认识，并对各个工艺在整个工艺流程中的作用和意义有所了解。集成电路种类很多，以构成电路的晶体管来区分有双极型集成电路和MOS集成电路两类，前者以双极型平面晶体管为主要器件，有晶体管晶体管逻辑（TTL）电路、高速发射极耦合逻辑（ECL）电路、高速低功耗肖特基晶体管晶体管逻辑（SLTTL）电路和集成注入逻辑电路（I2L）几种，后者以MOS管为基础，有N沟道MOS电路（NMOS）、P沟道MOS电路（PMOS）、互补MOS电路（CMOS）等电路结构。 由于CMOS技术在MOS器件工艺中最有代表性，在综合尺寸缩小和工作电压降低的同时获得了工作性能以及集成度的提高，是亚微米集成电路广泛采用的一种器件结构，因此本章将主要介绍双极型集成电路、CMOS集成电路的制造过程，在同学们在学习各个主要工艺之前对各工艺在集成电路制造中的作用有一个大致的了解，在今后章节的学习中目的性更强。由于每个器件彼此之间需要相互绝缘，即需要隔离，因此在介绍这两种工艺之前先对器件隔离技术做简单介绍。 2.2 器件的隔离 2.2.1 PN结隔离 未加正向偏压的PN结几乎无电流流动，因而PN结可作器件隔离用，双极型集成电路中的隔离主要采用PN结隔离。图2?1所示为利用PN结隔离形成器件区域的工艺，其工艺过程如下。 1 首先在P型衬底上采用外延淀积工艺形成N型外延层。 PN结隔离 2 在外延层上淀积二氧化硅 SiO2 ，并进行光刻和刻蚀。 3 去除光刻胶，露出隔离区上的N型外延层硅，然后在N型外延层上进行P型杂质扩散，扩散深度达到衬底，这是双极型集成电路制造工艺中最费时的一步，使N型的器件区域的底部和侧面均被PN结所包围，器件就制作在被包围的器件区里。 2.2.2 绝缘体隔离 绝缘体隔离法通常用于MOS集成电路的隔离，用二氧化硅作为绝缘体，该二氧化硅作为隔离墙，一般来说，二氧化硅隔离用于器件区域的侧面，器件区域底部的隔离则用PN结来实现。图2?2所示为集成电路中采用绝缘体隔离的例子。深度达到衬底的V型沟槽内侧形成二氧化硅，再用多晶硅填满，达到绝缘隔离的目的。 绝缘体隔离 1.局部氧化隔离 LOCOS 工艺 1 热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。 2 淀积氮化物膜 Si3N4 ，作为氧化阻挡层。 3 刻蚀氮化硅，露出隔离区的硅。 4 热氧化，氮化硅作为氧化阻挡层保护下面的硅不被氧化，隔离区的硅被氧化。 5 去除氮化硅，露出器件区的硅表面，为制作器件做准备。 LOCOS工艺的示意图 局部氧化产生的鸟嘴效应 2.浅槽隔离工艺 1 热生长一层薄的垫氧层，用来降低氮化物与硅之间的应力。 2 淀积氮化物膜 Si3N4 ，作为氧化阻挡层。 3 刻蚀氮化硅，露出隔离区的硅。 4 在掩膜图形暴露区域，热氧化15~20nm的氧化层，使硅表面钝化，并可以使浅槽填充的淀积氧化物与硅相互隔离，作为有效的阻挡层可以避免器件中的侧墙漏电流产生。 5 刻蚀露出隔离区的硅，形成硅槽。 6 淀积二氧化硅进行硅槽的填充。 7 二氧化硅表面平坦化 CMP 。 8 去除氮化硅，露出器件区的硅表面，为制作器件做准备 浅槽隔离工艺示意图 寄生场氧化MOSFET的示意图 3.CMOS集成电路中的隔离 CMOS工艺中的隔离技术 2.3 双极型集成电路制造工艺 典型的双极型晶体管基极和电阻相连的结构示意图 2.2 双极型集成电路制造工艺 2.4 CMOS器件制造工艺 2.4.1 20世纪80年代的CMOS工艺技术 20世纪80年代的CMOS工艺技术具有以下特点: 1 采用场氧化 LOCOS 工艺进行器件间的隔离。 2 采用磷硅玻璃和回流进行平坦化。 3 采用蒸发的方法进行金属层的淀积。 4 使用正性光刻胶进行光刻。 5 使用放大的掩膜版进行成像。 6 用等离子体刻蚀和湿法刻蚀工艺进行图形刻蚀。 20世纪80年代的CMOS工艺流程 2.4.2 20世纪90年代的CMOS工艺技术 数字通信设备、个人计算机和互联网有关的应用推进了CMOS工艺技术的发展。特征尺寸从0．8μm到0．18μm，晶圆直径从150mm到300mm ，原有的制造工艺已无法实现如此小的特征尺寸图形的制作。许多