数字电路与逻辑设计2011_2012(一)B有答案.doc

命题人： 王玉青 　 审核人：　　 　 试卷分类（A卷或B卷） A 五邑大学 试 卷（答案） 学期： 2011 至 2012 学年度　　　第 一 学期 课程： 数字电路与逻辑设计　　　 课程代号： 005A1690　　 使用班级： 信息工程学院09级　 姓名： 　 　学号： 　 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 一、基本题(27分)　　 1. 用公式法化简函数（5分） 答案：（1分）（1分） （2分）（1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图和圈，8分） 答案：（3分）填卡诺图（2分）；圈“1”（3分） 试计算图1所示电路中上拉电阻RL的取值范围。其中G1、G2、G3是74LS系列OC门，输出管截止时的漏电流IOH≤100μA，输出低电平VOL≤0.4V时允许的最大负载电流IOL(max)=8mA。G4、G5、G6为74LS系列与非门，它们的输入电流为│IIL│≤0.4mA，IIH≤20μA。给定VCC=5V，要求OC门的输出高、低电平应满足VOH≥3.2V、VOL≤0.4V。（8分） 解：RL允许的最大值为： RL允许的最小值为： 故RL的取值范围应为：0.68kΩ≤RL≤4.29kΩ 4. 要实现模数转换，一般要经过4个过程，即 采样 ， 保持 ， 量化 和 编码 。（6分, 每空1.5分） 二、（12分） 用3线-8线译码器74LS138和门电路设计1位二进制全加器电路，输入为被加数、加数和来自低位的进位，输出为两数之和及向高位的进位。 解：设Ai为被加数，Bi为加数，Ci-1为来自低位的进位，Si为两数之和，Ci为向高位的进位。 真值表为：（3分） 图2 （3分） （3分） 令A2=Ai，A1=Bi。A0=Ci-1，其电路如图所示。（3分） 三、（12分） 用1片8选1数据选择器74HC151一个函数发生器电路，其功能表如图3所示。 S1 S0 Y 0 0 0 1 A+B 1 0 1 1 图 3 解：由功能表写出逻辑表达式： （3分） 对比8选1数据选择器的逻辑输出式： 可得： （3分） 令74HC151的输入为A2=S1，A1=S0。A0=A，D0=D7=0，D1=D2=D4=B，D3=D6=1，D5=。（3分） 其电路图如图所示：（3分） 四、（17分） 分析如图4所示电路，要求： 写出电路的驱动方程，状态方程和输出方程； 画出状态转换真值表和状态转换图； 说明电路的逻辑功能。 图 4 答案：（1）驱动方程： （3分） 状态方程：，（3分） 输出方程： （1分） （2）状态转换表 （4分） 初态 次态 输出 Y 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 状态转换图：(2分) （3）有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。（4分） 五、（20分） 用两种方法设计一个有进位输出的六进制同步加法计数器。要求： 用上升沿触发的边沿JK触发器实现，写出电路的驱动方程，状态方程和进位输出方程，并检查电路的自启动性； 用集成电路芯片同步十进制加法计数器74HC161和反馈回零法实现，必要时可用少量的与非门，写出设计过程。 74HC161功能表 答案：a)设3片触发器的输出为Q2Q1Q0，电路的进位为C，则可画出电路的次态卡诺图，并分解为各触发器的次态卡诺图（5分：其中电路的次态卡诺图2分，各触发器的次态卡诺图各1分，包括画圈） b)可得电路的状态方程(5分：每个状态方程1分，自启动分析2分)： 将没出现的两个状态110、111代入状态方程中:110— 111, 111— 100， 可知电路可以自启动。 c)用JK触发器实现时电路的驱动方程为(