嵌入式系统原理及应用教程第5章解读.ppt

S3C2440是Samsung公司推出的16/32位RISC处理器，主要面向手持设备以及高性价比、低功耗的应用。 CPU内核采用的是ARM公司设计的16/32位ARM920T RISC处理器。 5.1.1 存储器控制器 （1）S3C2440A外部存储空间有如下特点： ①支持小端/大端模式。 ②8个存储块中，其中6 个用于ROM，SRAM；2个用于ROM、SRAM、SDRAM。 ③8个存储块中，其中7 个有固定的起始地址；最后1个起始地址可调整。并且最后2个存储块的大小可以编程。 ④所有存储器块的访问周期可编程。 ⑤可用nWAIT（等待）信号来扩展外部存储器的读/写周期。 ⑥在SDRAM中支持自主刷新和省电模式。 5.1.1 存储器控制器 （4）地址总线与存储块地址线的连接 由于数据总线的宽度可以设置位8/16/32位中的一种，因此S3C2440A的地址总线与存储块地址线的连接有3种不同的方法。 ①当数据总线为8位时：S3C2440A地址总线A0与存储块A0连接，地址总线A1连接存储块A1 。 ②当数据总线为16位时：地址总线A0不用，地址总线A1与存储块地址线A0连接，地址总线A2与存储块A1连接，依此类推。 STn: SRAM对n号存储块是否使用UB/LB控制位。 0 = 不使用UB/LB (引脚对应nWBE[3:0])； 1 = 使用UB/LB (引脚对应nBE[3:0])。 WSn: n号存储块的等待状态控制位。 0 = WAIT不使能； 1 = WAIT使能。 DWn: n号存储块的数据总线宽度控制位。 00 = 8bit；01= 16bit；10 = 32bit；11 =保留。 BANKCON0~BANKCON5寄存器每位的定义: 例子：ARM扩展SDRAM 1、SDRAM定义 DRAM是动态存储器Dynamic RAM的缩写，SDRAM是Synchronous DRAM的缩写，中文就是同步动态存储器的意思。 从技术角度上讲，同步动态存储器（SDRAM）是在现有的标准动态存储器中加入同步控制逻辑，利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似常规的DRAM，且也需时钟进行刷新。可以说，SDRAM是一种改善了结构的增强型DRAM。 2、SDRAM在系统中主要作用 程序的运行空间，数据及堆栈区。 3、SDRAM——HY57V641620HG 8MB的CMOS同步DRAM，尤其适合大容量存储和高带宽的存储场合。HY57V641620HG分为4个Bank，每个Bank大小为2MB。 4、SDRAM连接电路图所示，它接在Bank6上。HY57V641620HG分成4个Bank；每个Bank的容量为1M×16位。 （1）Bank的地址由BA1和BA0决定，00对应Bank0、01对应Bankl、10对应Bank2、 11对应Bank3。 （2）在每个Bank中，分别用行地址脉冲选通RAS和列地址脉冲选通 CAS进行寻址。 （3）HY57V641620HG的行地址取地址线A0~A11位，即RA0~RA11；列地址取地址线低8位，即CA0~CA7。 （4）SDRAM由S3C2440专用SDRAM片选信号nSCS0/nGCS6选通，地址空间为0x0C000000~0x0C7FFFFF。 5、设置 （1）BWSCON 由于HY57V641620HG接在Bank6上，首先应当设置BWCON寄存器的第27位~第24位，即ST6、WS6和DW6。ST6决定Bank6上的SRAM是否采用UB/LB，默认为不采用，本实例默认即可，WS6决定Bank6的等待是否使能，默认为禁止等待，本实例也默认即可。DW6时决定Bank6的数据总线宽度。根据HY57V641620HG，本实例将其配置为16位的数据总线宽度，即DW6 = 01。 （2） BANKCON MT位将其配置为SDRAM，即MT = 11。Trcd位设置为00，即RAS#信号到CAS#信号的延迟时间为2个时间周期。SCAN位根据HY57V641620HG芯片需设置为8位列地址线。 （3）SDRAM刷新控制寄存器(R