西工大数字集成电路实验报告数集实验1.docxVIP

下载本文档

14
0
约2.26千字
约 6页
2017-02-06 发布于重庆
举报
版权申诉

西工大数字集成电路实验报告数集实验1.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

西工大数字集成电路实验报告数集实验1

实验一、反相器链实验要求：下图反相器中的MOS管L=0.5u，W=1.2u。试建立反相器子电路，并考察子电路的VTC特性。建立完整电路后，分析该反相器链的直流传输特性、时序特性及带负载能力（负载为电容0.5P 1P 2P）。12outIN一、设计反相器单元二、写出输入文件，执行DC分析获得反相器的VTC特性图Sp文件：.TITLE 1.2UM CMOS INVERTER .options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libC:\synopsys\cmos25_level49.lib TT.unprotect.global vddMn out in 0 0 NMOS W=1.2u L=0.5u *（工艺中要求尺寸最大0.5u）Mp out in vdd vdd PMOS W=2.4u L=0.5u * 此处W需做更改)CL OUT00.5PFVDDVDD 0 5VVININ 0 PULSE(0 5V 10NS 1N 1N 50N 100N).DC VIN0 5V 0.1V .op.probe dc v(out).end仿真结果：三、写出SUBCKT并实例化三个，来实现反相器链对反相器链执行DC扫描。Sp文件：.TITLE 1.2UM CMOS INVERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libC:\synopsys\cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT Mn out in 0 0 NMOS W=1.2u L=0.5uMp out in vdd vdd PMOS W=2.4u L=0.5u.ENDSX1 IN 1INV X2 12INV X3 2OUTINV CL OUT01PFVDDVDD 0 5VVININ 0 0.DC VIN0 5V 0.1V .measure DCV1 when v(out)=2.5v.PROBE dc v(out).END仿真结果：V(out)=2.5时，V1的值：四、执行measure 命令测量延迟时间。Sp文件：.TITLE 1.2UM CMOS INVERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libC:\synopsys\cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT Mn out in 0 0 NMOS W=1.2u L=0.5uMp out in vdd vdd PMOS W=2.4u L=0.5u.ENDSX1 IN 1INV X2 12INV X3 2OUTINV CL OUT01PFVDDVDD 0 5VVIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N).TRAN 1N 200N .measure tran tdelay trig v(in) val=2.5 td=8ns rise=1+ targ v(out) val=2.5 td=9n fall=1.PRINT V(OUT) .end仿真结果：五、考察电路带容性负载的能力（建立DATA包含三个容值，瞬态分析时执行SWEEP DATA=DATANM）Sp文件：.TITLE 1.2UM CMOS INVERTER CHAIN.options probe .options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect .libC:\synopsys\cmos25_level49.lib TT.unprotect.global vdd.SUBCKT INV IN OUT Mn out in 0 0 NMOS W=1.2u L=0.5uMp out in vdd vdd PMOS W=2.4u L=0.5u.ENDSX1