第6章--时序逻辑电路.ppt

第6章 时序逻辑电路 6.3.1　同步计数器 3位二进制减法计数器状态表 0 0 0 0 8 1 0 0 1 7 2 0 1 0 6 3 0 1 1 5 4 1 0 0 4 5 1 0 1 3 6 1 1 0 2 7 1 1 1 1 0 0 0 0 0 等效十进制数 Q2 Q1 Q0 CLK顺序 　　3位异步二进制减法计数器的状态转换图 圆圈内表示Q2Q1Q0的状态 用箭头表示状态转换的方向 　　异步二进制计数器的构成方法可以归纳为： 　　① N位异步二进制计数器由N个计数型（T′）触发器组成。 　　②若采用下降沿触发的触发器 　　加法计数器的进位信号从Q端引出 　　减法计数器的借位信号从Q’端引出 　　若采用上升沿触发的触发器 　　加法计数器的进位信号从Q’端引出 　　减法计数器的借位信号从Q端引出 　　N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。 3、异步十进制计数器 异步二－五－十进制计数器74LS290 置0端 置9端 若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1～Q3引出，即是五进制计数器；若将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0～Q3引出，则得到8421码十进制计数器。 74LS290功能表 缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争－冒险现象。 异步计数器特点 优点：结构简单 6.4.2 　异步计数器 6.4.1 同步计数器 6.4 任意进制计数器 结束 放映 复习 　　如果计数脉冲CP的频率为f0，希望得到八分频的输出波形，需几进制计数器？ 　　异步二进制计数器的构成方法？ 利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则只需一片N进制计数器；如果MN，则要多片N进制计数器。 实现方法 反馈置零法（复位法） 反馈置数法（置位法） 6.5 任意进制计数器 　　任意进制计数器是指计数器的模N不等于2n的计数器。 置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。 例 利用74LS160实现同步的六进制计数器 置零法 74LS160具有异步清零功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 当MN时，一片N进制计数器即可实现 1 1 CLK 1 1 0 当计数器记成Q3Q2Q1Q0＝0110时，与非门输出低电平 信号给 端，将计数器置零。置零信号不是一个稳定的状态, 持续时间很短，有可能导致电路误动作。 改进电路 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据， 而这时LD′=0的信号以稳定地建立了，提高了可靠性。 1、用同步清零端或置数端归零构成N进置计数器 2、用异步清零端或置数端归零构成N进置计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 总结：利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 SN-1＝S12-1＝S