频率合成器的设计与制作.docVIP

频率合成器的设计与制作 这次课程设计的主要内容是频率合成器的设计与制作，首先了解什么是频率合成器。它有哪几个部分组成，哪些参数对它的技术指标有影响，然后是选择元器件，搭试电路，排版安装，测试数据，分析结果。 随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。 频率合成器：通过对频率进行加、减、乘、除的运算，可从一个高稳定度和高准确度的标准频率源，产生大量的具有同一稳定度和准确度的不同频率。 频率合成的方法很多，大致可分为直接合成法和间接合成法俩种。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但它也存在一些不可克服的缺点，用这种方法合成的频率范围将受到限制。更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制。而间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。?频率合成器是从一个或多个参考频率中产生多种频率的器件。它在信息通信方面得到了广泛的应用，并有新的发展。 频率合成器的核心组成是锁相环路（PLL）。锁相的意义是一种相位负反馈控制系统，它利用相位的稳定来实现频率锁定，即“锁相”。控制电路是利用反馈原理实现对自身的调节与控制。AGC、AFC、PLL分别对交流信号的三个参数振幅、频率、相位进行自动控制。能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。实现锁相的方法称为“锁相技术”。锁相环路广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。 这里首先对锁相环路作一个简单介绍。 9.1 锁相环路的基本组成及工作原理 9.1.1 锁相环路的基本组成 锁相环路的基本组成框图如图9.1.1所示。 锁相环主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。 鉴相器（PD）实现相位差——电压的转换。将鉴相器替代AFC系统中的鉴频器就得到锁相环路的方框图。 鉴相器（鉴相器）（PD）、压控振荡器（VCO）。低通滤波器三部分组成，如图1所示。????????????? 图1 图9.1.1 锁相环路的基本组成框图 压控振荡器的输出Uo接至鉴相器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于鉴相器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压Ud正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，取出其中缓慢变化的直流或低频电压分量uc(t)作为控制电压。显然，平均值电压uc(t)将随着相位差的变化作相应的变化。而uc(t)加到VCO的控制输入端，从而控制VCO的振荡频率，朝着减小VCO输出频率和输入频率之差的方向变化，于是uo(t)与ui(t)的相位差不断减小，最终可能等于某一较小的恒定值，即二者的相位被“锁定”。容易理解，当相位被锁定后，输入信号频率(i与输出信号频率(o必然相等。两相位差保持恒定（即同步）称作相位锁定。注意：环路锁定后，?相位?差?不可能为零，否则就没有控制量。?? 下面通过电路仿真来讨论锁相环路的各部分工作原理。 1．鉴相器（PD） 鉴相器：用来检测输出信号uo(t)与输入信号ui(t)之间的相位差，并转化为误差电压ud(t)。 有两个输入一个是环路的输入信号ui(t)，另一个是VCO的输出信号uo(t) 一个输出是与输入信号ui(t)相位差成比例的误差电压ud(t) 举例：用模拟乘法器来实现鉴相器的功能。 可设输出电压和输入电压分别为 uo(t)=Uomcos(ot ui(t)=Uimsin(it + ud(t)=K uo(t) ui(t)=K Uomcos(o t Uimsin(it =1/2 K UomUim[sin((o+(i )t + sin((i -( o)t] 第一项为高步分量，不能通过低通滤波器 则ud(t)= 1/2 K UomUim sin((i -( o )t 令((i -( o )t=θe(t) kd=1/2 K UomUim为鉴相灵敏度。 则ud(t) = kd sinθe(t) 鉴相特性如下图： 由于模拟乘法器构成的鉴相器的ud与(e的关系是正弦型的，所以这种鉴相器又称为正弦型鉴相器。 在实际工作中，θe很小，当θe＜300时 sinθe=θe 则ud(t) = kdθe(t) 鉴相器输出电压ud与两