模拟试题与答案六.doc

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
模拟试题与答案六

《计算机组成原理》本科生期末试卷六 选择题 1. 2000年超级计算机最高运算速度达到______次。 A. 100亿次 B. 1000亿次 C. 5000亿次 D. 10000亿次 2. 某机字长32位,其中1位符号位,31位表示尾数。若用定点整数表示,则最大 正整数是______。 A.+(231-1) B.+(230-1) C.+231 D.+232 3. 在定点运算器中,无论采用双符号位还是单符号位,必须有______,它一般用______来实现。 A.译码电路 与非门 B.编码电路 或非门 C.溢出判断电路 异或门 D.移位电路 与或非门 4. 交叉存贮器实质上是一种______存贮器,它能______执行______独立的读写操作。 A.模块式 并行 多个 B.模块式 串行 多个 C.整体式 并行 一个 D.整体式 串行 多个 5. 双端口存储器所以能高速进行读写,是因为采用______。 A.高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件 6. 堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果进栈操作是:(A)→MSP,(SP)-1→SP,那么出栈操作的动作应为______。 A.(MSP)→A,(SP)+1→SP B.(SP)+1→SP,(MSP)→A C.(SP)-1→SP,(MSP)→A D.(MSP)→A,(SP)-1→SP 7. 描述流水CPU基本概念不正确的句子是______。 A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术 8. 多总线结构的计算机系统,采用______方法,对提高系统的吞吐能力最有效。 A.多端口存贮器 B.提高主存的速度 C.交叉编址多模存贮器 D.高速缓冲存贮器 9. 带有处理器的设备一般称为______设备。 A.智能化 B.交互式 C.远程通信 D.过程控制 10.Origin 2000系统是分布共享存储器结构的大规模并行多处理机系统。它采用超标量MIPS R10000微处理器,处理器数目可以从1个扩展到______个而维持系统的性能价格比不变。 A. 16 B. 32 C. 64 D.128 二.填空题 多个用户共享主存时,系统应提供A______。通常采用的方法是B______保护 和C______保护,并用硬件来实现。 2.RISC指令系统最大特点是:A______;B______固定;C______种类少。 3.流水CPU是以A______为原理构造的处理器,是一种非常B______的并行技术。目 前的C______微处理器几乎无一例外地使用了流水技术。 衡量总线性能的重要指标是A______。它定义为本身所能达到的最高B______。PCI总线的指标可达C______。 虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序,必须把B______映射到这台机器主存贮器的C______空间上,这个过程称为地址映射。 6. 多处理机属于A______计算机,它实现B______一级的并行,而阵列处理机只实现C______一级的并行。 三、S、E、M三个域组成的一个32位二进制字所表示的非零规格化浮点数X,S=1位,E=8位,M=23位。其值表示为:X=(-1)S×(1.M)×2E-128,问它所表示的规格化的最大正数,最小正数,最大负数,最小负数。 四、已知X=-0.01111,Y=+0.11001,求[X]补,[-X]补,[Y]补,[-Y]补,X+Y=?,X-Y=? 五、某计算机系统的内存储器由 cache和主存构成,cache的存取周期为45纳秒,主存的存取周期为200纳秒。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问: (1) cache的命中率是多少? (2) CPU访问内存的平均时间是多少纳秒? (3) Cache-主存系统的效率是多少? 六、已知MOV,ADD,COM,ADT四条指令微程序流图,已知P(1)的条件是指令寄存器OP字段,即IR0,IR1 , P(2)的条件码是进位寄存器CJ,请设计画出微程序控制器地址转移逻辑图。 图1 七、总线的一次信息传送过程大致分哪几个阶段?若采用异步定时协议,请画出读数据的异步时序图来说明。 八、参见图2,这是

文档评论(0)

haihang2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档