网站大量收购独家精品文档,联系QQ:2885784924

卫星扩频通信窄带干扰抑制的FPGA实现.pdfVIP

卫星扩频通信窄带干扰抑制的FPGA实现.pdf

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
卫星扩频通信窄带干扰抑制的FPGA实现.pdf

维普资讯 卫星扩频通信窄带干扰抑制的FPGA实现 梁继业 ,任前 义 (中国科学院 上海微小卫星工程 中心 ,上海 200050) 摘 要 :介 绍 了卫星扩频通信 中的强窄带干扰抑制 的基本 原理 ,采用FPGA实现 了一种基 于频 域处理的窄带干扰抑制平 台。系统采用流水线、乒乓操作及 多时钟等技术 ,使得在 占用面积及 最高处 理速度上达到 最优化 。 关键词 :窄带干扰抑制 流水线 乒乓操作 多时钟 FPGA 由于卫星通信 的路径损耗 大 ,接收功率低 ,容易受 频谱泄漏 。为减小频谱泄漏效应 ,必须对输入信号进行 到各种大功率窄带信号的干扰 。当窄带干扰较重时 ,解 加窗,以平滑在 FFr块边缘的不连续 ,减小频谱泄漏 。 扩后 的干扰 电平很高 ,系统性 能下 降较大 。因此 ,卫星扩 由于加窗,在 FFr块边缘的有用信号扭 曲大、信号 频通信 中应采用窄带干扰抑制措施 ,以提高通信质量 。 能量损失较多。为减小 因加窗产生 的信号扭 曲,采用重 1卫星扩频通信 窄带干扰抑制原理 . 叠技术增加一路信号处理通道 ,其 中第二路延迟 1/2FFT Oppenheim AV…发现信号所包含 的主要信息保 留 块长 。每一路进行 IF盯 后 ,在去重叠模块 中把前后各 1/4 在频谱 的相位谱 中,幅度谱 只表征信号的功率 ,仅 需保 FFr块长的样点抛弃 ,只保 留中间信号扭 曲较小的样点 , 留信号的大部分相位信息即可有效地恢复信号 。在卫星 输 出时把两路数据合成一路 ,实现数据 的顺序流输 出[31。 扩频通信系统 中,接收信号 中的窄带干扰带宽小,功率 图 1中必须采用两路 FFr、IFFr和抗干扰模块 ,且 谱密度高 ,而宽带扩频信号和噪声带宽大 ,功率谱密度 占用 的资源太多。FPGA设计 中通过数据组合模块 ,提高 低 。因此 ,只需对 窄带干扰严重的部分带宽限幅并保持 后面模块 的时钟速率 ,采用时间复用方式使加窗后 的两 其相位 即可抑制窄带干扰 的大部分能量 。同时 ,由于保 路输入数据分时在一路模块 中处理 ,可 以大大减少 FPGA 留了干扰谱 的相位 ,这些谱 中有用信号的部 实现 占用 的资源 ,具体如 图2所示。 分能量得 以保 留,扩频信号的损失也较小 。 由于频域抗干扰措施 具有无 需 窄带干扰跟 踪 时 间和非线性抗 干扰 滤波器 实现 比较简 单等特点 ,这种抗干扰措施广泛应用于卫星 通信中。 图 2 窄带干扰 抑 制 系 统 的 FPGA 设计 图 文献 【2】中提 出了一种简化 的窄带干扰抑制方法 ,通 下面主要针对输入缓冲 、数据组合 、干扰抑制等对 过对干扰谱线 的线性衰减 实现 窄带干扰 的抑制 。这种方 时序要求 比较严格 的模块进行分析 。 法只需做 比较和移位 ,占用的资源较少 ,适合采用 FPGA 2.1输入缓冲模块 实现 。 由于系统采用重叠技术 ,在输入端必须采用两输入 2 窄带干扰抑制 的 FPGA实现 缓冲模块 ,两模块 间的相 同数据相差 1/2FFr块长度 。 窄带干扰抑制系统主要 由输入延 时、加窗、F丌 、干 为便于后续的数据组合模块能组合 出连续的数据流,必 扰抑制 、IFFr、去重叠等部分组成 ,如 图 1所示 。 须使输入缓冲模块 的输 出时钟为输入时钟 的两倍 。在 由于 DFT假设 了一个长度为有 限序 列的周期

您可能关注的文档

文档评论(0)

开心农场 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档