存储器、存储管理和高速缓存技术.pptVIP

存储器、存储管理和高速缓存技术 本章重点和难点 存储器的扩容 虚拟存储机制的存储原理 虚拟存储机制和段页两级存储管理中，逻辑地址到线性地址的转换 本章需掌握的内容： 存储器的分类及其特点 存储器的行列结构及容量扩充 存储器的体系结构 虚拟存储机制的存储原理 虚拟存储机制和段页两级存储管理中，逻辑地址到线性地址的转换 高速缓存的组织方式 一、存储器(memory) 存储器：计算机中具有记忆功能的部件 功能：存放程序和数据 分类： 主存储器（主存储器） 外存储器（辅助存储器） 主存储器 功能： 1.存放系统软件 常驻主存的系统软件：系统引导程序、监控程序和BIOS 2.存放系统参数 3.存放正在运行的程序和数据 主存容量：主存中可能拥有存储单元的总数 例：8086微处理器有20根地址线 可访问220=1MB个主存单元 其地址编号从 00000H~FFFFFH 主存储器 分类： 随机存取存储器（ Random Access Memory,RAM） 特点： 1.既能读又能写 2.计算机断电后，其中的信息全部丢失 分类： SRAM 存储机制：双稳态触发器的工作原理 特点：速度快；不需要刷新；片容量低；功耗大 DRAM 存储机制：利用电容存储电荷的工作原理保存信息 特点：片容量大；功耗低；需要刷新 主存储器 分类： 只读存储器（ Read-Only Memory,ROM） 特点：断电后，信息不会丢失 用途：存系统启动程序和参数表；操作系统的常驻部分；字库等 分类： 掩膜型ROM：批量生产，存放不再修改的程序和数据 可编程只读存储器PROM：1次写入后就不能再修改了 可擦除可编程只读存储器EPROM： 可多次擦除和重写（紫外线擦除） 可用电擦除的可编程只读存储器E2PROM 可多次擦除和重写（电擦除） 闪烁存储器(Flash Memory) 属于E2PROM类型 主存信息在不加电情况下保持10年 可反复擦写几十万次 外存储器 功能： 存储大量主机暂时不用的程序和数据 分类：硬盘、软盘、U盘和光盘等 特点： 1.断电后信息不丢失 2.容量大、价格低、存取速度慢 CPU对存储器的访问： CPU直接访问主存 CPU通过主存访问外存 存储器的性能指标 易失性：断电后，其中的信息全部丢失 非易失性存储器：ROM、硬盘、软盘、U盘和光盘等 易失性存储器：RAM 只读性 存储容量 速度 访问时间：存储器接到稳定的地址信号到完成操作的时间 例如：读出时，存储器将数据送至数据总线 功耗 二、微机主存的行列结构 优点：主存单元按矩阵排列，可节省译码电路 例如：要组成1KB主存 一字排开，需1024根译码线 按矩阵形式排列，只需5根行地址线和5根列地址线 三、存储器和CPU的连接考虑 高速CPU和较低速度存储器之间的速度匹配问题 解决办法：CPU插入等待状态TW CPU总线的负载能力问题 问题：ROM和RAM直接挂在CPU总线上，CPU无法负担 解决办法：PCI总线控制器可承担总线的驱动功能 片选信号的产生机制 行地址和列地址的产生 在芯片外部，CPU通过低位地址线与芯片连接，为芯片提供行地址和列地址 在芯片内部，对行列地址译码选中存储单元 SRAM的连接举例P146 4Kb×8的存储模块 总线驱动器8286 外围电路 A19~A14通过地址译码器产生模块选择信号 A13~A12通过片选逻辑电路产生片选信号 写脉冲发生器产生读/写控制信号 A11~A0为16KBSRAM提供行地址和列地址 DRAM控制器8203和DRAM2164的连接举例P147 DRAM控制器8203和DRAM2164的连接举例 DRAM控制器8203 PCS#：片选信号 OUT7#~OUT0#：先后提供行地址和列地址 向所有2164提供RAS#、CAS#和WE# SACK#：存储器读写周期开始 XACK：读周期：当前数据已有效；写周期写操作完成 定时刷新器：每2ms刷新一次 X0/OP2，X1/CLK：时钟信号，输入 DRAM 2164(1b×64K) A7~A0：地址线，行地址和列地址共用 RAS#：行地址选通信号 CAS#：列地址选通信号 四、存储器容量扩充 存储器的数据宽度扩充 扩充目标：组成32K×32b存储系统 线路连接： 四个芯片的地址线A14~A0、片选信号CE#和数据允许信号OE#分别连在一起每个芯片分别连接8位数据线 存储器容量扩充 存储器的字节数扩充 扩充目标：组成64K×8b存储系统 线路连接：将各芯片的A14~A0和OE#分别连在一起地址译码器的不同输出端分别控制各芯片的CE# 五、存储器的体系结构 层次化总体结构 通过软硬件把速度、容量和存储技术不同的存储设备组成存储空间大、满足