FPGA逻辑资源重配置测试技术研究.pdfVIP

第 31 卷第3 期 Vo l. 31 ,No. 3 固体电子学研究与进展 2011 年 6 月 RESEARCH PROGRESS OF SSE Jun. , 2011 店主启 FPGA 逻辑资源重配置测试技术研究 张惠国1.2 • 徐B峰2 曹正州2 于大鑫2 于宗光2 (1常熟理工学院物理与电子工程学院，江苏，常熟， 215500) (z中国电子科技集团公司第 58 研究所，江苏，无锡. 214000) 2010-09-18 收稿.2010-12-13 收改稿 摘要g 针对FPGA 的逻辑资源测试，提出了一种内建自测试方法.测试中逻辑资源划分为不同功能器件，对应 各个功能器件设计了相应的BIST 测试模饭.在此基础上进一步利用FPGA 的部分重配置性能优化BIST 测试过 程，最终在统一的BIST 测试框架下，采用相对较少的配置次数完成了逻辑资源固定故障的全覆盖测试. 关键词 :FPGA 测试F 逻辑资源;内建自测试;部分重配置 中图分类号:TN407 文献标识码:A 文章编号:1000-3819(2011)03-0292-06 BIST of FPGA Logic Resources Using Partial Reconfiguration ZHANG HuiguOI •2 XU Yanfeng2 CAO Zhengzhou2 YU Daxin2 YU Zongguang2 (lSchω10/ Physics and Electronic Engineenng , Changshu Institute 0/ Technology , Changshu , Jiangsu , 215500 , CHN) (ZChina Electronics Technology Grou.户 Corþoration No. 58 Research Institute , Wuxi , Jiangsu , 214000 ,CHN) Abstract: A bist-in-self-test (BIST) approach is presented for testing logic resources of FPGAs. The logic resources are classified into different functional devices , and BIST templates are devised for each functional device test. After that the BIST process is optimized with the par- tial reconfiguration process. Under the unifjed framework of BIST with partial reconfiguration , the fully stuck-at fault coverage of logic resources are achieved with relatively fewer times of test configuration. Key words: FPGA test; logic resources; BIST; partial reconfiguration EEACC: 1265A; 7210B 供对应于特定测试配置的测试向量。现有的能用于 FPGA 的测试方法主要有三类:基于应用的