ARM复习.docVIP

复习： 常见缩写语： MSB：LSB：AHB：VPB：EMC：MAM：VIC：SPI：CAN：PWM： CPSR：SPSR：AHB（先进的高性能总线）VPB（VLSI外设总线）外部存储器控制器（EMC） ARM:Advanced RISC Machines ARM7TDMI是基于ARM体系结构V4版本的低端ARM核。 向量浮点（VFP）单元 在系统编程(ISP) 代码错误校正(ECC)技术，浮点运算单元(FPU)以及DMA综合配置的能力， 外部存储器控制器（EMC） 向量中断控制器VIC 存储器加速模块(MAM) #immed_8r——常数表达式，8位位图，即必须是一个8位的常数循环移位偶数位可以得到的数。 4位偶数（移位位数） 8位数 ————以此来表示32位立即数 eg.0x3fc(0xff2), 0xf0000000(0xf024), 200(0xc8), 0xf0000001(0x1f28), 0xC000可由0x03循环右移16位得到, 0由0x4A循环右移10位 0x4000003B（0xED循环右移2位） 0x0016C000（0x5B循环右移18位） 七种模式，两种状态，及区别，37个寄存器 用户模式、快中断模式、中断模式、管理模式、中止模式、未定义模式和系统模式。 ARM状态：32位，处理器执行字方式的ARM指令，处理器默认为此状态； Thumb状态：16位，处理器执行半字方式的Thumb指令。 在ARM处理器内部共有37个用户可访问的寄存器，分别为31个通用32位寄存器和6个状态寄存器。 异常向量表 下表中的I和F表示不对该位有影响，保留原来的值。 异常优先级 R13,R14， CPSR,SPSR,及之间的关系。 寄存器R13通常作为堆栈指针（SP），用于保存待使用的寄存器的内容。 寄存器R14称为链接寄存器（LR），在结构上有两个特殊功能： 当使用BL指令调用子程序时，返回地址将自动存入R14中； 当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量） 寄存器CPSR为当前程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。 Thumb状态CPSR(无SPSR)与ARM状态CPSR相同 当控制位I置位时，IRQ中断被禁止 当控制位F置位时，FIQ中断被禁止 M[4:0] 模式 10000 用户 10001 快速中断 10010 中断 10011 管理 10111 中止 11011 未定义 11111 系统 中断进入和退出，如何禁止中断，IRQ,FIQ区别，如何进入，如何出去。为什么FIQ快。 只有当CPSR中相应的中断屏蔽位被清除时，才可能发生IRQ异常，中断请求（IRQ）异常由一个nIRQ输入端的低电平所产生的正常中断。 退出IRQ异常模式 SUBS PC,R14_irq,#4 在发生FIQ中断后，处理器不必为保护寄存器而浪费时间，从而加速了FIQ的处理速度。快速中断请求(FIQ)适用于对一个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专用的寄存器可用来满足寄存器保护的需要（这可以加速上下文切换的速度）。 FIQ中断返回： SUBS PC,R14_fiq,#4 ARM7IDMI的含义，产生的异常的条件是什么，进入什么模式，如何退出 只要正常的程序流被暂时中止，处理器就进入异常模式。 冯诺，哈佛，常见的嵌入式处理器、嵌入式操作系统，及常见的电器，ARM7是什么结构？ ARM处理器采用冯·诺依曼（Von Neumann）结构，指令、数据和I/O统一编址（即存在同一个空间）。只有装载、保存和交换指令可访问存储器中的数据。 嵌入式微处理器EMPU； 微控制器MCU； 嵌入式DSP处理器； 嵌入式片上系统（SOC） 嵌入式Linux，VxWorks，Win CE，μC/OS-II ARM7的存储器是什么编址方式，几级流水？ 统一编址方式，3级流水线，取指 译码 执行 ARM，只有哪些指令，能访问外存？ 只有装载LDR、存储STR、交换SWP指令可以对存储器中的数据进行访问 指令系统，常见的指令：杂项指令，伪指令； ARM指令种类: 1.存储器访问指令;2.数据处理指令;3.乘法指令;4.ARM分支指令;5.协处理器指令 6.杂项指令;7.伪指令 ——共有7类指令，可以完成存储器访问、数据运算、程序跳转、处理器控制、以及帮助编程的伪指令等。 部分逻辑运算符：AND，ORR ：逻辑“或”运算，EOR：逻辑“异或”运算，BIC：位清除运算 MUL R