数字电路总复习 时序逻辑电路.ppt

第4章 时序逻辑电路 本章主要内容： 时序逻辑电路的分析与设计 触发器、计数器的工作原理 本章难点： 时序逻辑电路的分析与设计 第4章 组合逻辑电路 状态方程 次态卡诺图 比较，得驱动方程： 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 电路图 4.1.4 集成D触发器 ③ 只具有置0、置1功能。 （4）主要特点 ① 时钟脉冲CP边沿（上升沿或下降沿）触发。在CP上升沿（或下降沿）时刻，触发器按照特性方程Qn+1=D更新状态。实际上是将加在D端的信号锁存起来，并送到输出端。 ② 抗干扰能力极强。因为是边沿触发，只要在触发边沿附近一个极短暂的时间内，加在D端的输入信号稳定，触发器就能够可靠接收，在其他时间里输入信号对触发器不会起作用。 4.1.5 集成T触发器 CP T Q Q 在时钟脉冲控制下，根据输入信号T 值的不同，仅具有保持和翻转功能的电路，称为T 触发器。即当T=0时能保持触发器状态不变，T=1时触发器状态翻转的触发器。 （1）惯用符号 （2）特性方程 输入信号 CP下降沿时刻有效 4.1.5 集成T触发器 （3）特性表 T CP Qn Qn+1 备注 0