基于多阈值技术的低功耗D触发器设计.pdfVIP

维普资讯 第 32卷第 2期 2005年 3月 基于多阈值技术的低功耗 D触发器设计 张慧熙，沈继忠 ，顾 晓燕 (浙江大学 信息与 电子工程学系，浙江 杭州 310028) 摘 要：目前 CMOS电路 中，漏 电流功耗 已经成为不可忽视的部分．降低 电路漏 电流功耗的一种有效方法是采用多 mh 浙 闽值 电路技 术．根据多闽值 电路设计原理 ，电路的关键路径采用低 阈值晶体管，以保证 电路的性能；非关键路径采 江 用高闽值晶体管，以降低 电路的漏 电流功耗．对于触发 器来说 ，其对时钟的响应部分是一个关键路径，而对信号的 响应部分是非关键路径．本文据此设计 了一种新型低功耗 D触发器—— 多闽值与非 门保持 型 D触发器．该 电路结 大 g ． 构简单，降低 了电路漏 电流功耗，并且当输入保持不变时，时钟信号不作用于 内部结点，使 内部结点电压保持不变， 学 这进一步降低 了电路 的功耗．模拟结果表 明所设计的 D触发 器跟传统的D触发 器相 比，可节省近 25 的功耗． 学 关 键 词 ：CMOS；多阈值 ；低功耗 ；漏 电流 ；D触发器 报(S e 中图分类号：TN432；TP343 文献标识码：A 文章编号 ：1008—9497(2005)02—165一O4 翠 学 ZHANGHui—xi，SHEN ji—zhong，GUXiao—yan (DepartmentofInformationandElectronA’Engineering．Zhejiang ‰University，Hangzhou310028，China) Design oflow～powerD—flip—flop basedonmultithreshold technique．JournalofZhejiangUniversity(Science Edition)，2005，32(2)：165～ 168 Abstract：In presentCM OS circuits，thepowerdissipation caused by leakagecurrentcan notbeneglected any— more．Aneffectiveway tO reducetheleakage powerisby meansofmultithreshold technique．According tO the principleofmultithreshold，low—Vthtransistorsareassigned tO criticalpathsofthecircuittOenhanceitsperfor— mance，while high—Vthtransistorsareassigned tO non—criticalpathstO reduce itsleakagecurrent．FortheFlip— flop，thepartrespondingtO clock isthecriticalpath，anotherpartresponding tOsignalisthenon—criticalpath， therebyanew D—FF—— M ulti—Threshold Nand KeeperD Flip—flop (MT—NKDFF) isdesigned．MT—NKDFF is simple，andreducestheleakagepower．W hen theinputstOMT—NKDFF areunaltered，theclock signalcan’tbe effectiveon itsinternalnodes。SOthevoltageofthenodeswouldn’tchange．whichdecreasesthepowerdissipation ofthewholecircuit．Theresultsofsimulationssuggestthatthedesigned