数位积体电路 - appserv open project 5.10.ppt

解:(C) 例2：如圖所示的MOS電路，其交換函數Y為？ (A) (B) (C) (D) 解:(A) 例3：下圖MOS電路中，若A輸高電位，B輸入低電位，求輸出為何？ (A) 0 (B) 1 (C) 未知 (D) 高阻抗 解:(B) 此電路相當於下列的邏輯電路： A B 0 0 0 1 0 1 0 1 1 1 未知 時， 。 例4：寫出下圖之布林函數Y。 解: 例5：求下圖之Y的布林表示為何？ (A) (B) (C) (D) 解:(D) 與雙極性邏輯族相比，MOS邏輯族有較慢的操作速度，較少的功率消耗，更佳的雜訊邊限、較大的電源範圍、更高的扇出數，以及更少的晶片面積。 MOSFET有極高的輸入電阻，所以MOS邏輯族的扇出能力相當大，其功率消耗很小。 4-4-5　CMOS邏輯族 1. CMOS之NAND閘與NOR閘 如圖4-42(a)所示為CMOS NAND閘，當輸入均為Hi時，Q1與Q2的導通，輸出為Lo。當輸入端有一個以上為Lo，Q1與Q2其中一個或兩個均不導通，所以輸出為Hi，故為一NAND閘。 在圖4-42(b)中，當輸入均為Lo時，Q1與Q2均不導通，所以輸出為Hi。當輸入端有一個或一個以上為Hi時，Q1與Q2有一個或兩個均導通，輸出為Lo，所以為一個NOR閘。 真值表 真值表 輸 入 輸出 輸 入 輸出 x y f x y f (a)NAND閘 (b)NOR閘 圖4-42　CMOS邏輯閘 2. CMOS傳輸閘（Transmission Gate） 下圖為一CMOS的傳輸閘電路，它是由PMOS與NMOS並接而成的，以閘極為控制接腳，其原理如下： (a)電路 (b)邏輯符號 圖4-43　CMOS傳輸閘 當C=1時，VG1=V(1)，而VG2=V(0)，此時若A輸入端為V(1)，則VGS1=0，Q1截止。VGS2=V(1)VT，Q2導通。 由於沒有VD2電壓，所以Q2工作於歐姆區，VDS2=0，因此B=A=V(1)。同理可證：當A=V(0)時，Q2off，Q1ON，B=A=V(0)。 當C=0，VG1=V(0)，VG2=V(1)，若此時A輸入值為V(1)，則VGS1=V(0)-V(1)=-V(1)VT，Q1截止；而VGS2=0VT。Q2也截止，所以沒有信號傳輸存在。若A輸入為V(0)，其原理也一樣，Q1與Q2均off。 CMOS傳輸閘相當於一個低電阻的開關電路，常用來當做類比或數位開關使用。 3. CMOS之NOT閘 (a)電路 (b)電壓轉換特性 圖4-44　CMOS NOT閘 CMOS的NOT閘是由兩個增加型MOSFET所組成的，Q2為P通道MOS，Q1為N通道MOS，Q2相當於Q1的動態負載。 原理如下： 1. 當輸入為Hi時，VGS1=5VVT，Q1ON，而VGS2=0，Q2off，∴輸出為Lo。 當輸入端為Lo時，VGS1=0，Q1off，而VGS2=-VDD，Q2ON，故輸出為Hi，因此為一NOT閘。 其電壓轉移曲線如圖4-44(b)所示，在VIN≤2V時，Q1off，Q2ON，Vo=5V；在VIN≥3V時，Q2off，Q1ON，Vo=0V；在2VVIN≤3V時，Q1與Q2均ON，此時Vo由5V降至0V。 所有CMOS元件都很容易被靜電放電所損壞，因此必須小心使用，並注意下列事項： 1. 所有CMOS元件都是放在導電泡沫中裝運，如此才能防止靜電聚積，從泡沫中取出時，也不要去碰觸其接腳。 2. 安裝元件時，將接腳向下接觸到接地面，從保護材料中取出時，將接腳接觸金屬盤，不要將CMOS元件放在聚苯乙烯泡沫或塑膠托盤中。 3. 所有工具，測試設備和金屬工作台都須接地。在特定的環境中使用CMOS元件時，應將腕部用長電線與高值電阻接地。 4. 電源打開時，不要將CMOS元件插入插座或電路板上。 5. 未使用的輸入腳都必須接地或接電源。 6. 裝在電路板後，在儲存或運送時應將連接器放入導電泡沫中，CMOS輸入與輸出接腳則應使用高阻值電阻接地。 CMOS的其它特性方法如下： 1. 電源電壓4000系列與74C系列的操作電壓範圍為3V～15V，74HC與74HCT系列的操作電壓範圍為2V～6V，若CMOS與在同一電路中使用，則VDD電源經常調整為5V。 電壓準位若CMOS輸出僅驅動CMOS輸入時，低準位的輸出電壓約為0V，而高準位輸出電壓為+VDD。兩種邏輯狀態所要求的輸入電壓是以的百分比表示，最高的低電位狀態輸入電壓VIL(max)為VDD的30%。最低的高電位狀態輸入電壓VIH(min)