精选6+时序逻辑电路.pptVIP

* * * * * * * * * * * * * * 作业题 1、5-4,5-5 2、5-6，5-7 3、5-11,5-13 4、5-12 5、5-14，5-15 6、5-17，5-18，5-20 7、5-21，5-23 * * * * M=？ M=6 * * 0 1 1111 1001 1010 1011 1100 1101 M=7 * * * * 前累计12个脉冲，后累计1个脉冲。 * * * * * * * * 6.4 寄存器 在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 按照功能的不同，寄存器分为数码寄存器（基本寄存器）和移位寄存器两大类。 并行方式 串行方式 输入输出方式 每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位同时输入（或输出）。 只有一个输入端（或输出端）。在时钟脉冲作用下，各数码逐位输入（或输出）。 * * 6.4.1 数据寄存器 在数据寄存器中，数据的输入、输出均为并行方式。 数据寄存器的工作方式有单拍和双拍两种工作方式。 集成数据寄存器74LS374：8位三态输出数据寄存器。 74LS374引脚排列及内部结构 特点： （1）具有三态输出 （2）具有整形及缓冲门 （3）不需要清零（单拍工作方式） * * 6.4.2 移位寄存器 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串行输出；串行输入、并行输出。十分灵活。 1）移位寄存器的工作原理 串行输入 串行输出 并行输出 1 0 1 1 0 0 0 0 1 D C 1 R 1 D C 1 1 D C 1 FF 0 FF 2 FF 1 CP 1 D C 1 FF 3 R R R Q 1 D I Q 2 Q 3 D o 清0 Q 0 用D触发器构成的移位寄存器 （1）单向移位寄存器 * * 移位寄存器中数码移位情况 波形图 * * 左移寄存器 * * （2）单向移位寄存器 串行输入 （左移） 串行输入 （右移） 串行输出 （右移） 串行输出 （左移） 移位控制 M=1：右移 M=0：左移 并 行 输 出 * * 利用移位寄存器组成的计数器叫做移存型计数器。 移存型计数器状态转换要符合移位寄存规律。 1、环形计数器 ☆ 首先确定是移存型计数器 特点：将高位输入接低位输出，而且头尾相连。 ☆ 初始状态已确定，最低位置1，其余位置0，用启动脉冲确定初始状态为，Q4Q3Q2Q1=0001 特征方程： 计数顺序： Q4Q3Q2Q1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 计数特点： 每个状态转换只有一位为1 环形计数器计数M=触发器数。 本例触发器为4，所以叫四分频、M4计数。输入四个脉冲Q4输出一个脉冲。 符合移位寄存规律Q4移到Q1,其余位左移一位。 R 4 S R 3 S R 2 S R 1 S CP 2)移位型计数器 * * 画状态转换图 0001 0010 0100 1000 4级触发器共有16种状态，还有12种状态不能进入主循环。 0000 1111 0011 0110 1100 1001 0101 1010 0111 1110 1011 1101 缺点：死循环太多，有2n-n个状态没用。要修改设计，方法不介绍，要求小规模电路会分析，中规模会应用、会设计。 在计数脉冲CP的作用下，Q4移到Q1,其余位左移一位。 * * （2）扭环形计数器 在移存型计数器的基础上将最高位反码输出接第一级输入。 在清0信号的作用下，初始状态为0， 计数顺序: CP Q4 Q3 Q2 Q1 Q4 0 1 2 3 4 5 6 7 0 0 0 1 1 0 0 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 特点：输入八个脉Q4输出一个对称方波，所以是八分频 n个触发器可以构成2n分频器 本例2X4＝8 缺点：用触发器较多，有2n-2n状态没有使用。 在计数脉冲CP的作用下，/Q4移到Q1,其余位左移一位。 D Q R 1 D Q R 2 D Q R 3 D Q R 4 CP * * 3)集成移位寄存器 (1)74LS164(8位移位寄存器，串行输入，并行输出，异步清零） 74LS164功能表 74LS164引脚图