第20门电路和组合逻辑电路.pptVIP

第20章 门电路和组合逻辑电路 20.1 脉冲信号 20.2 基本门电路及其组合 20.3 TTL门电路 20.4 CMOS门电路 20.5 逻辑代数 20.6 组合逻辑电路的分析和综合 本章作业 20.4 CMOS门电路 20.4.1 CMOS非门电路（CMOS反相器） G D S A G S D Y T1 T2 +UDD P沟道 N沟道 当输入A为1(约为UDD)时，T1的栅-源电压大于开启电压，导通；T2的栅-源电压小于开启电压的绝对值，截止。这时，T2的电阻比T1高得多，电源电压主要降在T2上，故 Y = 0 (约为0V) 。 当输入A为0(约为0V)时，T1截止，T2导通。这时，电源电压主要降在T1上，故 Y = 1(约为UDD) 。 20.4 CMOS门电路 20.4.2 CMOS与非门电路 当输入A、B全为1时，T1和T2的都导通，电阻很低；T3和T4截止，电阻很高。这时，电源电压主要降在负载管上，故 Y = 0 。 当输入至少有一个为0时，则T1和T2截止，相应的负载管导通，因此负载管的总电阻很低，驱动管的总电阻很高。这时，电源电压主要降在T1、T2上，故 Y = 1 。 G D S A G S D Y T1 T4 +UDD G D S T3 G S D T2 B 20.4 CMOS门电路 20.4.3 CMOS或非门电路 当输入A、B至少有一个为1时，输出Y = 0 。 当输入全为0时，输出Y = 1 。 G D S A G S D Y T2 T4 +UDD G D S T3 G S D T1 B 总结：与非门的输入端愈多，串联的驱动管也愈多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，所以输入端不能太多。而或非门电路的驱动管是并联的，不存在此问题，所以在MOS电路中，或非门用得较多。 逻辑代数或称布尔代数，它是分析与设计逻辑电路的数学工具。 它虽然和普通代数一样也用字母表示变量，但变量的取值只有1和0两种，所谓逻辑1和逻辑0，代表两种相反的逻辑状态。 逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。 20.5.1 逻辑代数运算法则 交换律 基本运算法则 20.5 逻辑代数 结合律 分配律 证： 20.5 逻辑代数 吸收律 证： 证： 20.5 逻辑代数 证： 反演律(摩根定律) 20.5.2 逻辑函数的表示方法 例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量），开关闭合其状态为1，断开为0；灯亮Y（输出变量）为1，灯灭为0。分别用四种方法表示逻辑函数Y。 20.5 逻辑代数 逻辑函数常用逻辑状态表、逻辑式、逻辑图和卡诺图四种方法表示。 ⒈ 逻辑状态表 20.5 逻辑代数 A B C Y 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量），开关闭合其状态为1，断开为0；灯亮Y（输出变量）为1，灯灭为0。分别用四种方法表示逻辑函数Y。 用输入、输出变量的逻辑状态（1或0）以表格形式来表示逻辑函数。若有n个输入变量，则有2n种组合。 ⒉ 逻辑式 ①取 Y = 1(或 Y = 0 )列逻辑式 用与、或、非等运算来表达逻辑函数的表达式。 ⑴由逻辑状态表写出逻辑式 20.5 逻辑代数 A B C Y 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 ②对一种组合而言，输入变量之间是与逻辑关系。 对应于 Y = 1 ，若输入变量为1，则取其原变量(如 A )；若输入变量为 0，则取其反变量(如