如何调试锁相环频率合成器如何调试锁相环频率合成器.pdfVIP

如何调试锁相环频率合成器如何调试锁相环频率合成器 如何调试锁相环频率合成器如何调试锁相环频率合成器 无线电系统会因为各种各样的原因而采用基于锁相环 （PLL）技术的频率合 成器。PLL 的好处包括： (1）易于集成到IC 中。 (2）无线信道间隔中的灵活性。 (3）可获得高性能。 (4）频率合成器外形尺寸较小。 本文向读者介绍 PLL 应用中颇具价值的注意事项和使用技巧。 PLLPLL 概述概述 PLLPLL 概述概述 简单的 PLL 由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器 （VCO）组成。基于PLL 技术的频率合成器将增加两个分频器：一个用于降低基 准频率，另一个则用于对VCO 进行分频。而且，将相位检波器和电荷泵组合在一 个功能块中也很容易，以便进行分析 （见图1）。简单的 PLL 上所增设的这些数 字分频器电路实现了工作频率的轻松调节。处理器将简单地把一个新的分频值 “写入”到位于PLL 中的寄存器中，更新VCO 的工作频率，并由此改变无线设备 的工作信道。 PLLPLL 工作原理工作原理 PLLPLL 工作原理工作原理 PLL 是作为闭环控制系统工作，用于比较基准信号与VCO 的相位。增设基准 和反馈分频器的频率合成器负责比较两个由分频器的设定值调节相位。该相位比 较在相位检波器中完成，在大多数系统中，这种相位检波器是一个相位和频率检 波器。该相位-频率检波器生成一个误差电压，此误差电压在±2π 的相位误差 范围内近似为线性，并在误差大于±2π 的情况下保持恒定。相位-频率比较器 所采用的这种双模式操作可生成针对大频率误差 （比如，当 PLL 在上电期间起动 时）的较快的 PLL 锁定时间，并避免被锁定于谐波之上。 VCO 利用调谐电压生成一个频率。VCO 可以是模块、IC，也可由分立元件来 制成。图2示出了一个位于MAX2361发送器 IC内部的、采用有源元件制作的 VCO。 谐振回路和变容二极管是外置的，使得设计工程师能够对 IF（中频）LO（本机 振荡器）进行独特的规定，以便对特定的无线电频率方案提供支持。 环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以 生成施加于 VCO 的调谐电压。传统的做法是使来自环路滤波器的调谐电压升高 （变为更大的正值），以使VCO 的相位超前并提高 VCO 的频率。环路滤波器可以 采用诸如电阻器和电容器等无源元件来实现，也可采用一个运算放大器。环路滤 波器的时间常数以及 VCO、相位检波器和分频器的增益将设定 PLL 带宽。PLL 带 宽决定了瞬态响应、基准寄生电平和噪声滤波特性。在 PLL 带宽之内，频率合成 器输出端上的相位噪声主要是相位检波器相位噪声；而在PLL 带宽之外，输出相 位噪声则主要源自 VCO 相位噪声。 频率合成器 PLL 基准输入是一个稳定、无干扰的恒定频率信号。在大多数无 线电设备中都采用了某种形式的晶体振荡器，原因是其相位噪声非常低，而且其 频率稳定并进行了精确的规定。PLL 将对该基准进行分频，以提供一个用于相位 -频率检波器的较低频率。这一较低的频率将设定用于检波器的比较率，并通过 使反馈分频器设定值以 “1”的幅度递增的方法来设立可行的最小频率步进。这 变成了合成器的频率分辨率 （即频率步长），它应该等于或小于正在设计之中的 无线电系统的信道间隔。利用由反馈分频器按比例缩小的VCO 的输出，相位检波 器和环路滤波器生成了一个调谐电压。基于上述说明，VCO 的工作频率为： 例如，若基准频率为 20MHz，且基准分频器值为 2000，则一个 88103 的反馈 分频器设定值将产生一个如下的 VCO 频率： (20MHz/2000)×88103=881.03 MHz 由于比较频率为 10kHz，因此，使反馈分频器设定值增加 1（即变为 88104） 将产生一个数值为 881.04MHz 的 VCO 频率。 该频率合成器将基准频率倍频至 UHF 波段。采用这种PLL 倍频法会引发一个 不良的后果，即环路带宽内的相位噪声有所增加