工艺偏差下基于功耗与延时的硬件木马检测有效性分析 efficiency analysis of hardware trojans detection based on power and delay under process variation.pdfVIP

Vol 第41卷第5期 数字通信 41．No．5 36 2014年10月25日 Communication 0ct_252014 Di百tM DOI：10．3969／j．issn．1005—3824．2014．05．009 工艺偏差下基于功耗与 延时的硬件木马检测有效性分析 倪林，李少青，赵志勋，魏佩 (国防科学技术大学计算机学院，长沙410073) 摘要：首先简述了硬件木马以及现有的硬件木马检测方法，之后考虑了工艺偏差对硬件木马检测的影响；工艺偏 差的存在对电路功耗和延时等都会造成一定的影响，从而在一定程度上掩盖了硬件木马电路引起的功耗和延时特 nm 征变化。实验中针对AES加密核心S-box电路设计植入了一种基于组合电路的功能型硬件木马电路，并在40 工艺下利用HSPICE模拟不同大小硬件木马电路下S—box电路功耗轨迹和延时数据，在不同工艺模式下分析基于 功耗与延时检测木马的有效性。结果显示，基于延时的硬件木马检测方法在木马规模较小时更能有效实现硬件木 马检测。-3木马规模增大时，基于功耗的检测方法的优势更明显，其抗工艺偏差干扰的能力会更强。 关键词：IC；硬件木马；工艺偏差；延时分析；功耗 中图分类号：TN4；TP391 文献标识码：A 与干净的芯片一定是不同批次的，不同批次之间存 0 引 言 在的工艺偏差，对插入木马导致的功耗和延时特征 近年来，国内外集成电路设计技术迅猛提升，半 的变化有不同程度的掩盖作用，从而导致这2种方 导体的制造过程全球化发展趋势越来越明显。在经 法对木马检测结果的有效性降低。因此，讨论在工 济利益的驱动下为缩短集成电路设计周期，降低制 艺偏差下2种方法的有效性及比较，对硬件木马检 造成本，许多芯片公司采用第三方EDA工具，引用 测而言显得尤为重要。 第三方IP核，并将一些芯片的制造过程转移到成本 1硬件木马简介 更低的第三方公司或制造厂。但是这些“第三方” 并不是都能完全信任的，可能存在人为的不安全因 硬件木马是指在集成电路的设计制造过程中对 素，甚至受到竞争对手的恶意攻击与破坏¨引。此 芯片的原始电路进行恶意修改的额外电路，这些额 外，现在芯片的功能更强大，设计更复杂，面积更细 外电路会在电路正常工作过程中被特定条件触发或 小，工艺更先进，应用更加广泛，由此，如何高效地认 者无条件触发，泄漏秘密信息或者执行破坏行为，甚 证芯片，保证生产出来的芯片的可靠性和安全性变 至可以让整个系统瘫痪。2。o。同传统的软件木马相 得越来越重要。但是硬件木马种类繁多，功能各异， 比，硬件木马具有隐蔽性强、破坏力大、防护检测难 并且植入方式也不尽相同，有的是在设计的RTL层 度大等特点。 插入，有的是修改设计中的IP核，有的是修改电路 通常硬件木马电路监测原始电路的输入、时 的HDL源代码，风格迥异，涉及各个层次，这更加增 钟、总线或寄存器中的内容来实施攻击，当电路状 大了检测硬件木马的难度。 态不满足触发条件时，硬件木马电路的存在不影 在过去几年中，关于硬件木马检测技术发展迅 响电路的正常功能，当