- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CYCLONE II系列FPGA内部资源M4K的配置
CYCLONE II系列器件中的M4K配置
CYCLONE II系列器件中的M4K配置为以下模式:单口RAM模式、移位寄存器模式、只读存储器(ROM)模式和先入先出(fifo)模式。方法如下:
单口RAM模式
单口RAM模式是最简单的工作模式,在单口RAM模式下,存储器不能同时进行读写操作,一个M4K存储块在单口模式下可以被配置为以下规格:4K×1、2K×2、1K×4、512×8、512×9、256×16、256×18、128×32、128×36。单口RAM配置接口定义与描述如下表:
信号名称 方向 描述 clk input 时钟信号 ram_wr input RAM写入使能信号,高表示写入 ram_addr[11:0] input RAM地址总线(不一定是12位) ram_din[7:0] input 8位RAM写入数据总线 ram_dout[7:0] output 8位RAM读出数据总线
配置步骤 假设已在Quartus II9.0建好一工程m4k_ram,选择Tools—megawizard—next,出现下图,在which device family will you be using?选项中选择所有器件的家族系列;在which type of output file do you want to create?选择输出文件的描述语言;在what name do you want for the output file?填上输出文件的文件名;在左边memory compiler下选择RAM:1-PORT,点击NEXT,弹出megawizard plug-in manager-RAM进行单口RAM的详细配置。
图1
图2
只读存储器(ROM)模式
利用CYCLONE II系列器件中的M4K生成单口ROM,配置步骤如下:
步骤1 先生成一个 .mif原始数据文件,用于配置ROM时引用,初始化ROM。假设已建好一个工程,在Quartus II选择File—new—memory initialization file,如图3所示,单击OK,在弹出的对话框里words填上数据个数,size填上数据的位宽,单击OK,弹出如图4所示,将数据依次填充到文件中,保存并命名为XX.Mif。
步骤2 进入megawizard界面,如图5所示,选择ROM:1-PORT,在which type of output file do you want to create?选择输出文件的描述语言;在what name do you want for the output file?填上输出文件的文件名,单击NEXT。
步骤3 弹出新的对话框如图6所示,进行详细的配置。
图3
图4
图5
图6
先入先出(fifo)模式
先入先出(fifo)存储器在各种数字系统中被普遍的应用,经常用做数据缓冲、时钟域变换、多路数据对齐等。先入先出(fifo)存储器分为单时钟和双时钟,单时钟指的是读写使用相同的时钟,因而又称同步FIFO,双时钟指的是读写采用不同的时钟,又称为异步FIFO。
同步FIFO的端口列表
端口名称 输入/输出 说明 data input 写入数据,位宽可设定 wrreq input 写使能 rdreq input 读请求/读应答 clock input 时钟信号 sclr input 同步复位 aclr input 异步复位 q output 读出数据,位宽可设定 full output 满标志 almost-full output 接近满标志 empty output 空标志 almost-empty output 接近空标志 usedw output 使用量 异步FIFO的端口列表
端口名称 输入/输出 说明 wrclock input 写入时钟 wrreq input 写使能,高有效 data input 数据输入,位宽可设定 wrfull output FIFO满标志,和写时钟同步,高电平有效 wrempty output FIFO空标志,和写时钟同步,高电平有效 wrusedw output FIFO使用量,和写时钟同步 rdclock input 读时钟 rdreq input 读请求/读应答,高电平有效 q output 数据输出,位宽可设定 rdfull output FIFO满标志,和读时钟同步,高电平有效 rdempty output FIFO空标志,和读时钟同步,高电平有效 rdusedw output FIFO使用量,和读时钟同步 aclr input 异步复位信号,高有效 配置步骤 进入megawizard界面,如图7所示,选择FIFO,在which
文档评论(0)