- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
如何在双端口SRAM中实现同步硬件原语
如何在双端口SRAM中实现同步硬件原语
如何在双端口SRAM中实现同步硬件原语
类别:网文精粹 阅读:1001
Dual-port SRAM with Semaphore logic
摘要:在多处理器并行环境中,必须通过同步机制保证系统的一致性。硬件实现同步原语能大大减小系统开销,提高同步可靠性。本文介绍了如何在双端口SRAM中实现同步硬件原语,可在处理器不支持同步硬件原语的条件下提供可靠的同步机制。
关键字:同步硬件原语逻辑 双端口SRAM 同步机制
Abstract: In the multiprocessors situation, synchronization mechanisms can prevent the system from reaching a nonconsistent state. And hardware-supplied synchronization primitives are a low-cost and reliable method to implement synchronization. This paper presents a control logic to supply synchronization in a dual-port SRAM, which can supply synchronization in multiprocessors situation without synchronization instructions.
Keywords: Semaphore logic, dual-port SRAM, synchronization mechanisms
1. 引言
当代多处理器并行环境经常是基于较为简单的多节点共享总线的互连架构建立的。在这样的并行环境中,事务处理过程通常被分为多个任务交由不同处理器执行,并在执行过程中通过同步(Synchronization)机制维持共享资源使用的顺序性,保持全系统的一致性[1]。一般来说同步机制是通过用户层的软件例程来构造的,而这些例程要使用硬件提供的同步指令。在规模较小的多处理器系统或竞争较少的环境中实现同步的关键在于要有一个能够以原子方式对共享存储器执行读写操作的硬件原语集合。如果没有这种支持,构造基本的同步原语将会付出非常大的代价。原子互换(atomic exchange)是一个典型的构建同步原语的操作,它将一个寄存器中的值和一个存储器中的值进行互换,其操作过程可以通过一个简单的锁来实现,锁值为0表示该锁可以占用,即共享资源可以使用,而1表示该锁不能占用,即共享资源已被使用。如果其他处理器已经占用了该锁,返回结果为1,否则为0。如果返回结果为0,锁的数值被设置成1,这样在这个处理器将锁释放之前,其他处理器无法占用这个锁[2]。通过同步锁的支持,就可以共享资源的使用就可以做到串行化,共享数据的顺序一致性也就有了保证。
现代处理器中提供了一套不可分割的读修改写指令,也叫TAS(test and set)指令,作为硬件同步原语。但是并不是所有处理器都包含这样的指令,而且并行环境并不一定全由处理器构成,在嵌入式处理器+DSP协处理这样的应用中,任务分配和资源共享也需要同步机制保证任务执行的顺序性,此时单靠处理器提供同步原语支持显然是不够的。在这样的环境中,如果作为资源共享的核心―存储器件能直接支持同步机制,其通用性显然更好。本文介绍的就是基于双端口SRAM支持同步硬件原语。
2. 同步硬件原语逻辑设计
同步硬件原语逻辑的设计关键就在于获取同步锁操作的原子性,即必须不可中断地取回同步锁的值并修改其值。这一特性在几个处理器同时争用一个同步锁(即同一共享资源)情况下尤为重要。考虑两个处理器试图同时申请获得共享资源使用权的情况,因为只有一个处理器能首先申请同步锁并得到正确的返回值“全0”,而第二个处理器执行TAS操作时将得到返回值“全1”。在这里,申请同步锁的操作具有原子性,不能分割,而两个同时进行的申请操作由写串行机制进行排序。用这种方式,两个试图申请同步锁的处理器不可能同时完成申请。
在同步原语逻辑设计中,可以使用RS触发器保证申请同步锁操作的原子性。图1为同步原语逻辑电路。
500)this.style.width=500; border=0
图 1 同步原语逻辑
SEMAPHORE代表同步请求,REQUEST为具体的请求内容,GRANT是响应结果。当左端提出同步请求(SEMAPHORE置高电平),请求内容为申请占用同步锁(REQUEST置低电平),根据RS触发器的电路特性,只有当R GRANT为高电平,即右端并没有占用该锁,L GRANT输出才会是低电平,表示占用成功;否则L GRANT输出高
原创力文档


文档评论(0)