VHDL语言与数字集成电路设计课程习题安排.docVIP

VHDL语言与数字集成电路设计课程习题安排 一 数字电路的逻辑设计 思考题： 1 什么是数字集成电路？数字集成电路的设计层次主要分为哪些部分？ 数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。根据数字集成电路中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（SSI）电路、中规模集成MSI电路、大规模集成（LSI）电路、超大规模集成VLSI电路和特大规模集成（ULSI）电路。小规模集成电路包含的门电路在10个以内，或元器件数不超过100个；中规模集成电路包含的门电路在10～100个之间，或元器件数在100～1000个之间；大规模集成电路包含的门电路在100个以上，或元器件数在10～10个之间；超大规模集成电路包含的门电路在1万个以上，或元器件数在10～10之间；特大规模集成电路的元器件数在10～10之间。 2 数字电路中的组合逻辑具有什么特点？主要采用哪些方式描述？ 组合逻辑电路的特点 （一）? 逻辑功能特点 任何时刻电路的稳定输出，仅仅只决定于该时刻各个输入变量的取值，人们把这样的逻辑电路叫做组合逻辑电路，简称为组合电路。 （二）电路结构特点 组合电路是由常用门电路组合而成的，其中既无从输出到输入的反馈连接，也不包含可以存储信号的记忆元件。 二、组合电路逻辑功能表示方法 表示逻辑函数的几种方法：真值表、卡诺图、逻辑表达式、时间图。 三、组合电路分类 （一）?? 按照逻辑功能特点不同划分：加法器、比较器、编码器、数据选择器和分配器 （二）?? 按照使用基本开关元件不同分成：CMOS、TTL等类型； 按照集成度不同可分成：SSI、MSI、LSI、VLSI等。 数字电路中的时序逻辑具有哪些特点？时序逻辑电路可以分为哪几类？简要描述时序逻辑电路的分类及其特点。 时序电路的特点是：电路的输出不仅与当时的输入有关，而且与过去的输入有关。或者说还取决于电路原来的状态。这个特点通过采用记忆元件来实现，这决定了时序电路在结构上的特点就是包含了一系列的记忆元件。 相应的时序电路有两大类：一种是由脉冲控制触发器组成；时钟同时加到各个触发器上，称谓同步时序电路；另一种也是由脉冲控制触发器组成，但时序不是同时加到各个触发器上的（本书），称为异步；还有一种是由直接控制触发器构成的，无统一的时钟信号，也称为异步时序电路。 计算题： 1 一个比较器可以将2个2位二进制数输入A与B进行比较，当A大于B时，输出F为高电平，否则F为低电平。写出该电路的各种描述方式。 F=AB’ 2 一个简单的模6计数器具有1个时钟输入端和1个进位输出端，请写出该电路的各种描述方式。 3 采用与非门的形式设计D锁存器和D触发器，画出对应的逻辑电路图。如果反相器的延迟时间为1ns，2输入与非门延迟时间为2ns，则D锁存器的最高信号变化频率应该为多少？ 二 数字集成电路的基本单元 思考题： 1 数字集成电路中信号的时间延迟主要由什么因素导致？ 电路的时间延迟主要是由于随着状态的改变，电路通过导通电阻为相关的电容充电和放电导致的。 2 从性能优化的角度考虑，组合逻辑的基本单元包含哪些逻辑器件？ 3 什么是建立时间和保持时间，它们与什么因素有关？时序电路设计中应该考虑哪些时间关系？ 计算题： 1 性能优化设计是采用调整晶体管的宽度以保持输出电阻一致。器件宽度的增加会使器件的逻辑面积和电容发生线性增加，而当电阻不变时，器件的功率消耗与电容成正比。已知一个8输入与非门可以采用下列两种结构实现。以最小尺度的反相器作为标准，分别分析这两种结构电路的晶体管使用量、延迟时间、逻辑面积和功耗情况。 2 考虑性能优化的条件，以最小尺度的反相器的延迟时间作为标准延迟时间单位。对于利用NAND2 构建的D触发器，建立时间为多少？ 3 在一个集成功能模块的设计中，需要使用大约2万个D触发器。这些触发器都需要依靠统一的外部时钟输入进行触发。采用什么措施可以有效降低从外部时钟输入端口到触发器时钟端口的时间延迟，描述出你所采用的结构，并估计出对应的时间延迟。 三 数字集成电路的设计方法与流程 思考题： 1 目前数字集成电路的设计方法主要分为哪几类？它们各自具有什么特点？ 2 简要描述数字集成电路的设计流程。 3 在数字集成电路设计过程中，将会进行哪些形式的仿真？它们各自具有什么特点？ 计算题： 1 对于逻辑函数，在采用不同的设计方式（全定制、半定制、FPGA器件）进行设计时，应分别将函数表达为什么形式，才能形成与器件设计直接的对应？ 2 在功能仿真时，为上述函数设置合适的输入激励信号，画出电路的输入输出波形。 3 采用全定制设计方式设计上述逻辑电路时，若NAND2的延迟时间为2ns，NAND3的延迟时间为3ns，为了得到稳定可靠的输出