数字系统Quartus II集成开发工具.pptVIP

数据系统Quartus II集成开发工具 1 Quartus II原理图设计 4 基于宏功能模块的设计 4.3 计数器模块 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 4.5 锁相环模块 （1）输入altpll宏功能模块 选择芯片和设置参考时钟 锁相环控制信号设置 输入时钟设置 （2）编译和仿真 锁相环电路 功能仿真波形 ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。 4.6 存储器模块 数据线、地址线宽度设置 控制端口设置 添加.mif文件 如下图所示是基于ROM实现的4位×4位的无符号数