Turbo码的性能仿真及FPGA实现.pdf

Turbo码的性能仿真及FPGA实现 陈玉亮¨，李永翔2’ ”。巾嗣航天科T袋闭第i研究院8357所，天津300141) 摘要：分析rturbo码编码结构中分量码模块、交织方-℃及长度模块和删余矩阵的改汁对turbo码性能的影响，以及 模块住FPGA．I：进行实现。 一 关键词：turbo蚂模块洪码率FPGA FPGAi I ementati onofTurbocode Thecharacteri sti OSi muI ati onand mp CHEN Yu．1iangn．LIYong．xian92) 8357InstituteoftheThirdResearch ’2}(The ofCASIC．Tianjin300141) Academy methodand AbstractThearticle theeffenctionof module、interleaver analyses component lengthmodule、puncture methord the matrix toturbo theeffenctionofdifferentdecoder toturbo andachieve design code，and code，simulate conclusion．Atlastchoosethe encoderanddecoder it011FPGA．． right metbord，realize turbo-codemoduleBERFPGA Keywords 1引言 通信系统中，存在着随机和突发噪声干扰，降 低了通信的可靠性，而信道编码技术使通信系统的 有效性和可靠性达到了统一。Turbo码的发现，标 志着信道编码理论与技术的研究进入了一个崭新的 阶段，对现代编码理论的发展起着重要的作用。实 蹦1 Turbo码编码器结构框图 验系统利川生成多项式为(37，21)的递门系统卷 The 0f Fig．1 structureturboencoder 积码(RSC)编码器，在采用1／2码率编码的时候，经 过65536点伪随机交织器，采用l8次迭代的最火似 然译码算法，可以在信噪比为0．7础的信道环境下， _^一‘ 达到小于Ju‘的误码率水平。这一结果表明turbo 码的性能及其接近香农编码理论的极限。 Turbo码的编解码器结构分别如图l、2所示。 Turbo码编码器采用两个并行连接的系统递归卷积 编码器，并辅之一个交织器。两个卷积编码器的输 图2 Turbo解码器结构框图 出经串并转换以及删余操作后输出。相应地，解码 thestructureofturbodecoder Fig．2 器由首尾相接、中间由交织器雨I解交织器隔离的两 个以迭代方式I：作的软判输出卷积解码器构成。从 2编译码结构中各模块对turbo码性能的 计算机仿真结果看，turbo码要比卷积码具有更优异 的性能。并且其独特