嵌入式第十章.pptVIP

* 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 　信息学院 10.嵌入式软件测试 对于嵌入式软件的可靠性测试，一般软件的可靠性测试流程和多数的测试方法都适用，常见的2种测试方法： 静态时间分析 ①并不运行程序，通过对程序结构和微处理器性能的分析估算出程序运行的时间，计算的关键问题：a)任务的最大执行时间；b)多任务实时系统中的任务切换时间。 ②特点：a)不需要目标机硬件的支持；b)不需要修改被测软件；c)对运行时间的估计往往不够准确，因而对于实时性要求较高的嵌入式系统不适用。 1、嵌入式软件可靠性测试方法 动态实时分析 ①通过动态的执行程序来测试软件的时间特性。 ②特点：a)一般需要仿真器、插桩工具或嵌入式硬件平台的支持；b)如果软件直接在仿真器或嵌入式硬件平台上运行，测试的时间特征则相对准确；c)若采用插桩工具的方法，则需修改源程序，这将增加程序的复杂性。 典型的嵌入式软件测试，分为： ①宿主机测试：可进行单元测试、集成测试；②目标机测试 从软件集成至投入实际使用，这两个阶段之间的测试 缺乏有效的测试手段，尤其是进行可靠性测试； 目前，集成后的嵌入式软件的可靠性测试普遍采用的3种方法： ①全数字仿真：将被测软件从目标机中分离出来，完全在宿主机上测试。 优点：a)无需目标机硬件，灵活、方便；b)可分清软、硬件各自的错误；c)测试过程便于编程实现，软件测试自动化程序比较高。 缺点：a)开发难度大、通用性和可扩展性差；b)测试的可信度低，不适于嵌入式实时系统。 ②全实物仿真：需要整个硬件平台和嵌入式软件与其交联的物理设备真实地建立连接，从而提供应用程序实际的运行环境。 优点：使用简单、测试结果真实。 缺点：a)依赖于实际运行环境，测试成本高；b)难以区分软、硬件错误； c)长时间的可靠性测试会减少整个系统的寿命；d)在实际环境下出错，可能会影响与其交联的系统，甚至对其他系统等造成无法弥补的损失。 ③半实物仿真：通过建立软件仿真测试平台对嵌入式软件的可靠性进行测试，被测软件运行于目标机上，与外部系统的交联物理接口不变，仿真测试平台通过交联物理接口与目标机交联。 说明： ①此方法实际是全数字仿真和全实物仿真的折中；②此方法的关键是嵌入式软件可靠性仿真测试平台的搭建(提供完善的测试环境，尽量支持其他类型的测试，如功能测试、性能测试等)。 特点：①不需修改被测软件；②容易获得目标软件实时处理结果；③能根据目标软件的实际运行情况在线生成测试数据，便于测试结果的分析和测试自动化的实现。 第11章 前沿技术简介 集成电路设计都是从器件的物理版图设计入手。 EDA技术发展的推动↓ ? 出现集成电路单元库，集成电路设计进入逻辑级，极大地推动IC产业的发展。 电子系统是IC之间通过PCB板等技术进行互联来构成的。PCB板上IC芯片之间连线的延时、PCB板的可靠性、PCB板的尺寸等因素，会对系统的整体性能造成很大的限制。 1、电子系统设计的发展趋势 由IC互联构成的嵌入式系统设计: 微电子及其应用领域巨大变革，这场变革是由片上系统SoC（System on a Chip）技术研究应用和发展引起的。 片上系统（SoC）技术是以超深亚微米VDSM（Very Deep Sub Micron）工艺和知识产权IP（Intellectual Property）核复用（Reuse）技术为支撑。 SoC技术是当今超大规模集成电路的发展趋势。 SoC设计观念与传统设计观念完全不同。在SoC设计中，设计者面对的不再是电路芯片；而是能实现设计功能的IP模块库。SoC设计不能一切从头开始，要将设计建立在较高的基础之上，利用己有的IP芯核进行设计重用。建立在IP芯核基础上的系统级芯片设计技术，使设计方法从传统的电路级设计转向系统级设计。 2、基本概念 系统级集成电路（SoC）的概念一般是指，能在单一硅片上实现信号采集、转换、存储、处理、I/O等功能，将数字电路、模拟电路、信号采集和转换电路、存储器、MPU，MCU，DSP等集成在一块芯片上实现一个系统功能;核心Core（比如嵌入式CPU）和若干IP模块组成。 如果把CPU看成是大脑，则SOC就是包括大脑、心脏、眼睛和手的系统。 由SOC构成嵌入式系统设计: IP (Intellectual Property)是知识产权的简称，SOC和SOPC在设计上都是以集成电路IP核为基础的。集成电路IP是经过预先设计、预先验证、符合产业界普遍认同的设计规范和设计标准，并具有相对独立并可以重复利用的电路模块或子系统。