学习及考试_第11章 逻辑代数基础与组合逻辑电路.ppt

八进制：有0、1、2、3、4、5、6、7八个数码，进位规律是逢八进一。 十进制小数转换为二进制小数采用“乘基数、取整法、顺排序”法。即将小数部分逐次乘2，取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为0或达到要求精度。 （3）二进制与八进制、十六进制间相互转换 将若干个二进制数码0和1按一定规则排列起来表示某种特定含义的代码，称为二进制代码，或称二进制编码。 与运算规则 输入有0，输出为0； 输入全1，输出为1。 当决定一件事情的几个条件中，只要有一个 或一个以上条件具备，这件事情就会发生。 我们把这种因果关系称为或逻辑。 某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。 1.逻辑常量运算公式 2.逻辑变量、常量运算基本公式 最简与或式的标准 逻辑函数式中的乘积项(与项)的个数最少； 每个乘积项中的变量数最少。 关门电平UOFF和开门电平UON 输入短路电流 1.TTL与非门电路的基本结构 A B C Uo ＋UCC （5V） RB1 RC2 RC4 VT1 VT2 VT4 VT3 VD 4k? 1.6k? 130? 1k? VC2 VE2 输入级 中间级 输出级 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 输入全为高电平3.6V时：VT2 、VT3导通，VB1=0.7×3=2.1V，从而使VT1的发射结因反偏而截止。此时VT1的发射结反偏，而集电结正偏，称为倒置工作状态。由于VT3饱和导通，输出电压为：UO=VCES3≈0.3V，这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于VT4的基极，使VT4和二极管D都截止。 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 A B C Uo ＋UCC （5V） RB1 RC2 RC4 VT1 VT2 VT4 VT3 VD 4k? 1.6k? 130? 1k? VC2 VE2 输入有低电平0.3V时：VT1的基极电位被钳位到VB1=1V。VT2、VT3都截止。由于VT2截止，流过RC2的电流仅为VT4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈UCC=5V ，使VT4和D导通，则有UO≈UCC-VBE4-VD=5-0.7-0.7=3.6V 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 A B C Uo ＋UCC （5V） RB1 RC2 RC4 VT1 VT2 VT4 VT3 VD 4k? 1.6k? 130? 1k? VC2 VE2 2.主要参数 保证输出电压为额定高电平（2.7V）时，允许输入低电平的最大值，称为关门电压UOFF， 一般UOFF≥0.8V。 输出高电平UOH 输出低电平 UOL 一般产品规定UOH≥2.4V，UOL≤0.4V。 保证输出电平达到额定低电平（0.3V）时，允许输入最高电平的最小值，称为开门电平UON，一般UOL≤1.8V。 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 噪声容限 噪声容限是描述逻辑门电路抗干扰能力的参数。 低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰电压。用UNL表示。即UNL＝UOFF－UIL 高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入低电平UIH上的最大正向干扰电压。用UNH表示。即UNH＝UIH－UON。 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值为－1.5m A。 以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常N≥8。 扇出系数N （1）TTL 集电极开路门（OC门） 3.TTL门电路的其他类型 A B Y ＋UCC （5V） RB1 RC2 VT1 VT2 VT3 4k? 1.6k? 1k? Y A B 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 实现线与 OC门主要有以下几方面的应用 在工程实践中，常常需要将输出端并联使用实现与逻辑功能，称为线与。 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 C D Y ＆ A B ＆ ＋UCC RP 实现电平转换 用做驱动器 Uo A B ＆ ＋10V A B ＆ ＋5V 第11章 11.4.1 TTL集成逻辑门电路 11.4 集成逻辑门电路 （