- 1、本文档共33页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 第2章 可编程逻辑器件 20世纪80年代以来出现了一系列生命力强、应用广泛、发展迅猛的新型集成电路,即可编程逻辑器件,( PLD-Programmable Logic Devices)。它们是一种由用户根据自己要求来构造逻辑功能的数字集成电路,一般可利用计算机辅助设计,即用原理图\状态机\布尔方程\硬件描述语言(HDL)等方法来表示设计思想,经一系列编译或转换程序,生成相应的目标文件,再由编程器或下载电缆将设计文件配置到目标文件中,这时可编程器件就可作为满足用户要求的专用集成电路使用了。PLD适宜于小批量生产的系统,或在系统开发研制过程中采用。因此在计算机硬件、自动化控制、智能化仪表、数字电路系统等领域中得到了广泛的应用。它的应用和发展不仅简化了电路设计,降低了成本,提高了系统的可靠性和保密性,而且给数字设计方法带来了重大变化。 一、可 编 程 逻 辑 器 件 概 述 PLD是可编程逻辑器件(Programable Logic Device)的简称,FPGA是现场可编程门阵列(Field Programable Gate Array)的简称,两者的功能基本相同,只是实现原理略有不同,所以我们有时可以忽略这两者的区别,统称为可编程逻辑器件或PLD/FPGA。 PLD能做什么呢?可以毫不夸张的讲,PLD能完成任何数字器件的功能,上至高性能CPU,下至简单的74电路,都可以用PLD来实现。PLD如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用PLD的在线修改能力,随时修改设计而不必改动硬件电路。使用PLD来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展,同时也大大推动了EDA软件和硬件描述语言(HDL)的进步。 2.1.1 PLD发展历程 PROM 全译码的与阵列和可编程的或阵列组成 规模大速度低 作为存储器。 70年代中期 可编程逻辑器件 PLA 可编程的与阵列和可编程的或阵列组成 编程复杂 70年代后期 可编程阵列逻辑 PAL可编程的与阵列和固定的或阵列组成 熔丝编程方式,双极性工艺,工作速度快,得到普遍应用 80年代初期 Lattice公司的通用阵列逻辑GAL EECMOS工艺和输出逻辑宏单元 可擦除、可重复编程、数据保存时间长和可重新组合结构 80年代中期 Xilinx公司 现场可编程门阵列FPGA CMOS-SRAM工艺 高密度PLD,编程速度快、设计灵活和可再配置设计 Altera公司 Erasable PLD CMOS和UVEPROM工艺 比GAL器件集成度更高,可紫外线或电擦除,但内连能力差 80年代末 Lattice公司 在系统可编程技术(ISP)ISP-CPLD 采用EECMOS工艺 90年代后 内嵌复杂功能模块的SoPC 1、基于乘积项(Product-Term)的结构PLD模块 2、基于查找表(Look-Up-Table)的结构FPGA模块 二、构成可编程逻辑的 两种主要方法: 采用这种结构的PLD芯片有:Altera的MAX7000,MAX3000系列(EEPROM工艺),Xilinx的XC9500系列(Flash工艺)和Lattice,Cypress的大部分产品(EEPROM工艺) 采用这种结构的PLD芯片我们也可以称之为FPGA:如altera的ACEX, APEX系列, Xilinx的Spartan, Virtex系列等。 三、基于乘积项的结构模块 可编程的“与”阵列,固定的“或”阵列 用于逻辑综合及取“反”的“异或“门 容量受乘积项数量的限制 输入引线多 结构原理与特点: 小规模可编程逻辑器件 早期的PLD: 1、PAL: Programmable Array Logic 右图逻辑: O2 = !I2!I1I0 # I2I0 # I1!I0 O1 = I2!I1!I0 # I1!I0 O0 = !I1!I0 # I2!I1!I0 PAL结构 逻辑功能可 变化的硬件 结构。 2、GAL: General Array Logic Device 最多有8个或项,每个或项最多有32个与项 3、EPLD Erasabl
您可能关注的文档
- 2011年高绩效团队管理培训课程课件.ppt
- 2011年股市投资策略研究报告.ppt
- 2011年邯郸天仸房地产项目营销策划案.ppt
- 2011年杭州临平珑园项目传播主题策略提案报告.ppt
- 2011年淮北李楼新村商住项目投资定位及发展规划报告.ppt
- 2011年惠阳区房地产市场发展趋势研究报告.ppt
- 2011年济南博思堂鲁商菏泽人民路地产项目推广沟通方案.ppt
- 2011年建设项目投资管理师考试辅导课件.ppt
- 2011年镜泊小镇别墅项目下阶段推广策略案.ppt
- 2011年六安市霍山县房地产项目定位策划报告.ppt
- 2025版高考历史新探究大一轮复习专题质量检测十三含解析人民版.doc
- 2024年八年级地理上册第四章综合测试卷新人教版.doc
- 陕西省西安市远东第一中学2024_2025学年高二政治下学期期末考试试题扫描版无答案.doc
- 河北省大名县第一中学2025届高三地理9月半月考试题含解析.doc
- 2024_2025学年高中生物4.1种群的特征作业与测评含解析新人教版必修3.doc
- 吉林省长春市实验中学2024_2025学年高一生物10月月考试题.doc
- 2025版高考生物总复习单元评估检测九生物与环境含解析新人教版.doc
- 云南省文山州马关县第二中学2024_2025学年高一历史上学期期中试题.doc
- 2024年七年级科学下学期期中试卷.doc
- 云南省元江民中2024_2025学年高二化学上学期10月月考试题.doc
文档评论(0)