第3周大课-嵌入式系统设计与实践-数电文档.pptVIP

(2)倍频电路 (3)基准时间产生电路 * (4)计数、译码、显示电路 3.画总电路图 * 下次课主要内容 单片机接口及资源 * * 显示的数码 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 显示译码器 显示译码器的输入为8421BCD码，而输出为a~g七个高低电平信号，故这种译码器也称为4线-7线译码器或代码转换器。 对于LED数码显示器，常用的集成显示译码器有74HC47和74HC48，其中74HC47驱动共阳极LED数码显示器，74HC48是驱动共阴极LED数码显示器 。对于LCD数码显示器，常用的集成显示译码器有CD4543和CD4544。 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 共阴极LED数码管显示译码器芯片74HC48简介 管脚图 逻辑符号 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 功能表 灯测试端，当输入低电平时，输出端a~g全为高电平，数码管显示“8”，译码时加高电平； 说明： 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 灭零输入端，当输入低电平且A3A2A1A0=0000时，则本应显示的“0”不显示，输出端a~g全为低电平，正常译码时加高电平。 说明： 灭灯输入/灭零输出的双向端口。当该端口作为输入端口输入低电平时，无论其它输入端口为何种状态，输出端a~g全为低电平， 显示器熄灭； 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 当该端口作为输出端口时，此时若输入A3A2A1A0=0000，且为低电平时，端口输出低电平，它的作用是在多位数码显示系统中，作为消隐“0”的输入信号。 说明： 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 74HC48驱动共阴极数码管的接线图 74HC48的具有集电极开路输出，内部接有2KΩ的上拉电阻，可直接驱动共阴极数码管。如果显示器亮度不够，可在译码器的输出端与电源之间接入1KΩ~100KΩ的电阻。 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 【例】 电路如图所示，试说明每一位显示器显示数字的范围。 1~9 0~9 0~9 电路 第3章 数字电子系统设计 4、数字电路基础(组合逻辑电路) * * 第3章 数字电子系统设计 触发器 基本RS触发器 4、数字电路基础(时序逻辑电路) 电路 逻辑符号 表示低电平触发 表示输出Q的取反 逻辑功能表 * * 第3章 数字电子系统设计 基本RS触发器 低电平有效 ——直接置0端 ——直接置1端 4、数字电路基础(时序逻辑电路) * * 第3章 数字电子系统设计 JK触发器 逻辑符号 触发脉冲下降沿翻转 功能表 特性方程 还有下降沿触发的触发器，逻辑符号时钟端上无小圈 4、数字电路基础(时序逻辑电路) * * 第3章 数字电子系统设计 JK触发器 4、数字电路基础(时序逻辑电路) * * 第3章 数字电子系统设计 双输入端如J1、J2之间为逻辑与的关系，即J＝J1J2 4、数字电路基础(时序逻辑电路) 为异步清零和异步置1端，不需要时钟控制。不用的时候接1. * * 第3章 数字电子系统设计 D触发器 4、数字电路基础(时序逻辑电路) 逻辑符号 表示上升沿触发 特性方程 特性表 D 说明 0 0 置0 1 1 置1 * * 第3章 数字电子系统设计 计数器 分类： 同步、异步计数器 二进制、十进制、任意进制计数器 加法、减法、可逆计数器 在此主要介绍集成计数器及应用 4、数字电路基础(时序逻辑电路) * * 第3章 数字电子系统设计 集成同步四位二进制计数器74LS161 4、数字电路基础(时序逻辑电路) 二进制加法计数器状态表 CP CP 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 14 15 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 * * 第3章 数字电子系统设计 74LS161 4、数字电路基础(时序逻辑电路) 为异步清零端，只要 有效（低电平），不管其它输入端的信号为何值，都将使计数器的输出为零